同步计数器的设计实验报告

(实验报告姓名： 单位： 日期 工作报告工作报告|Work第第PAGE10

实验六同步计数器的设计JKJK1

M2n1＜M2n（或状态转换表）和选定的状态编码、触发器的类型，⑺设计步骤简图3设计步骤简图

递增计数 每来一个CP，触发器的组成状态按二进制代码规律增加 J-K1J-K1J-K2J-KJ-K触发器中，凡是要求接“1”的，一定要接高电平（5V，否则④J-K触发器的清零输入端在工作时一定要接高电平或连接到实验箱的清J-K1241212进制同步计数器中，输出的状态只由前一周期的状态决定，而与外来Moore01两种状态，因此124Q1、Q2、Q3、Q416种组合中1201~12的对应二进制数为输出状态，可得目标电路的212J-KJ-K触发器特性方程：输出方程：Y0nQ0n、Y1nQ1n、Y2nQ2、驱动方程：Q0CPJ0K01。Q1Q01nJ1K1Q0Q2Q1Q0112（1100的时候）发生变化，因此J2=Q3Q2Q1Q0112的时候发生变化，因此4计数器及其应用12、掌握中规模集成计数器的使用TTLCMOS1CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数5－9－1所示。9－1CC40192LD—CPU—CPDCO—非同步进位输出端BO—非同步借位输出端D0、D1、D2、D3Q0、Q1、Q2、Q3—CR—清除端CC401925－9－15－9－1CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功CRLDD0、D1、D2、D3置入计数器。CR为低电平，LDCPDCPU8421码十CPU接高电平，计数脉冲由减计数端CPD5－9－284210～9十个数，为了扩大计数器范围，常用多个5－9－2CC40192COCPU端构成的5－9－2CC40192级联电路NMM＜N，CC4019265－9－5CC401924215－9－31、2、11，12、1120数。如图所示，当计数到13CC40192(2)〔时十位〕直接置成0000CC40192(1)00015－9－412进制计数器1、＋5V2345678CC40192×3CC4011（74LS00）1CC40192CRLDD3、D2、D1、D0Q3、Q2、Q1、Q0接实验设备的一个A、B、C、D；COBO5－9－1逐项测试并判断该集成块的0CR＝0CR＝0，CPU，CPDLD=0LD＝1。CR＝0，LD＝CPD＝1，CPU10个单次脉冲，8421码十进制状态转换表进行；输出状态变化是否发CPU的上升沿。CR＝0，LD＝CPU＝1，CPD3)CRLD、数据ABCD，CO、BO5-9-1测试，其结果与5-9-1相一致。25－9－2CC401921Hz00—995-9-2（1）CPCR1=0LD1=1Q3CPU1=1，BO12CPD2CR2=0LD2=1BO200460进制计数器并进行实验。55－9－4实验报告1.熟悉硬件描述语言软件的使用。2.3.useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitycnt10isport(clk,rst,en,load:instd_logic;data:instd_logic_vector(3downtoarchitecturebehavofcnt10isbeginif(load='0')thenq:=data;elseifq'0');endif;endif;endif;endif;ifq="1001"the