计算机原理部分习题

1.11指令和数据都存于存储器中，计算机如何区分它们？

解：计算机区分指令和数据有以下2种方法：

•通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为

指令，

在执行指令阶段（或相应微程序）取出的即为数据。

•通过地址来源区分，由PC提供存储单元地址的取出的是指令，由指令地址码部分

提供

存储单元地址的取出的是操作数。

4.5什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns,则存储器

的带宽是多少？

答：存储器的带宽是指单位时间内存储器存取的信息量，单位可用字/秒或字节/秒或位/秒表

力^O

由数据总线宽度为32位，存取周期为200ns,得存储器的带宽为：

32位/200ns=160X106位/秒=160M位/秒4.16CPU假设同上题，现有8片8KX8位的RAM芯

片与CPU相连，试回答：

（1）用74138译码器画出CPU与存储芯片的连接图；

（2）写出每片RAM的地址范围；

（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片都有

与

其相同的数据，分析故障原因。

（4）根据（1）的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将出现什

么后果？

解：（1）CPU与存储器芯片连接逻辑图：

(2)地址空间分配图：

RAM0:0000H-1FFFH

RAM1:2000H-3FFFH

RAM2:4000H-5FFFH

RAM3:6000H-7FFFH

RAM4:8000H-9FFFH

RAM5:A000H-BFFFH

RAM6:C000H-DFFFH

RAM7:E000H-FFFFH

（3）如果运行时发现不论往哪片RAM写入数据后，以AOOOH为起始地址的存储芯片

（RAM5）都有与其相同的数据，则根本的故障原因为：该存储芯片的片选输入端很可能总是

处于低电平。

假设芯片与译码器本身都是好的，可能的情况有：

1）该片的-CS端与-WE端错连或短路；

2）该片的-CS端与CPU的-MREQ端错连或短路；

3）该片的-CS端与地线错连或短路。

（4）如果地址线A13与CPU断线，并搭接到高电平上，将会出现A13恒为“1”的

情况。此时存储器只能寻址A13=1的地址空间（奇数片），A13=0的另一半地址空间（偶数

片）将永远访问不到。若对A13=0的地址空间（偶数月一）进行访问，只能错误地访问到A13=1

的对应空间（奇数片）中去。

4.38磁盘组有6片磁盘，最外两侧盘面可以记录，存储区域内径22cm,外径33cm,道密

度为40道/cm,内层密度为400位/cm,转速3600转/分。

（1）共有多少存储面可用？

（2）共有多少柱面?

（3）盘组总存储容量是多少？

（4）数据传输率是多少？

解：（1）共有12个存储面可用

（2）有效存储区域=33/2-22/2=5.5（cm）

道密度=40道/cm,所以40*5.5=220道，即220个柱面。

（3）内层磁道周长为27tR=2*3.14*ll=69.08（cm）

每道信息量=400位/cm*69.08cm=27632位=3454B

每面信息量=3454B*220=759880B

盘组总容量=759880B*12=9118560B

（4）磁盘数据传输率Dr=n・N

N为每条磁道容量，即N=3454B

n为磁盘转速，即n=3600转/60秒=60转/秒

DLn-N=60*3454B=207240B/s

5.3I/O设备与主机交换信息时，共有哪儿种控制方式？简述它们的特点。

答：I/O设备与主机交换信息的控制方式有：

（1）程序查询方式。其特点是主机与I/O串行工作。CPU启动I/O后，，若设备准备就绪，

CPU便转入处理I/O与主机间传送信息的程序；若设备未做好准备，则CPU反复查询，“踏

步”等待直到I/O准备就绪为止。可见这种方式CPU效率很低。

（2）程序中断方式。其特点是主机与I/O并行工作。CPU启动I/O后，不必时刻查询I/O

是否准备好，而是继续执行程序。当I/O准备就绪时，向CPU发中断请求信号，CPU在适

当的时候响应I/O的中断请求，暂停现行程序为I/O服务。这种方式消除了“踏步”现象，

提高了CPU的效率。

（3）DMA方式。其特点是主机与I/O并行工作，主存与I/O之间有一条直接数据通路。CPU

启动I/O后，不必查询I/O是否准备好，当I/O准备就绪后，发出DMA请求，此时CPU不

直接参与I/O和主存间的信息交换，只是把外部总线（地址线、数据线和有关的控制线）的

使用权暂时交赋予DMA,仍然可以完成自身内部的操作（如加法、移位等），故不必中断

现行程序，只需暂停一个存取周期访存(即周期挪用)，CPU的效率更高。

(4)通道方式。通道是一个具有特殊功能的处理器，CPU把部分权力下放给通道，由它实

现对外围设备的统一管理和外围设备与主存之间的数据交换，大大提高了CPU的效率，但

它是以花费更多的硬件为代价的。

(5)I/O处理机方式。它是通道方式的进一步发展，CPU将I/O操作及外围设备的管理权

全部交给1/0处理机，其实质是多机系统，因而效率有更大提高。

6.16设机器数字长为16位，写出下列各种情况下它能表示的数的范围。设机器数采用1位

符号位，答案均用十进制数表示。

(1)无符号数。

(2)原码表示的定点小数。

(3)补码表示的定点小数。

(4)原码表示的定点整数。

(5)补码表示的定点整数。

(6)浮点数的格式为：阶码6位(含1位阶符)，尾数10位(含1位数符)。分别写出正数

和负数的表示范围。

解：

(1)无符号数的范围：0-65535

(2)原码表示的定点小数的范围：-32767/32768〜+32767/32768(-1+2-15~1-2-15)

(3)补码表示的定点小数的范围：-1〜+32767/32768(-1-1-2-15)

(4)原码表示的定点整数的范围：-32767~+32767(-215+1~2|5-1)

(5)补码表示的定点整数的范围：-32768〜+32767(-2,5~215-1)

(6)正数表示范围：2一31X2曾〜231X(1-2-9)

负数表示范围：-231(1-2-9)〜“3片2。

7.14设相对寻址的转移指令占两个字节，第一个字节是操作码，第二个字节是相对位移量,

用补码表示。假设当前转移指令第一字节所在的地址为2000H,且CPU每取出一个字节便

自动完成(PC)+lf完的操作。试问当执行“JMP*+8”和“JMP*-9”指令时，转移指

令第二字节的内容各为多少？

答：由于相对寻址的转移指令占两个字节，PC的当前值为2000H,当取出一条转移指令后，

PC的值为2002Ho

当执行“JMP*+8”指令时，该转移指令的相对位移量应为8-2=6,所以该指令的第二

字节内容为06Ho

当执行“JMP*-9”指令时，该转移指令的相对位移量应为-9-2=Tl,所以该指令的第二字

节内容为F5H。

8.5中断周期前是什么阶段？中断周期后又是什么阶段？在中断周期CPU应完成什么操

作？

答：中断周期前是执行周期，中断周期后是取指周期。

中断周期CPU完成下列操作：保存程序断点；硬件关中断：将向量地址送至程序计数

器或将中断识别程序入口地址送至程序计数器。

9.4能不能说CPU的主频越快，计算机的运行速度就越快？为什么？

答：不能说机器的主频越快，机器的速度就越快。因为机器的速度不仅与主频有关，还与机

器周期中所含的时钟周期数以及指令周期中所含的机器周期数有关。同样主频的机器，由于

机器周期所含时钟周期数不同，机器的速度也不同。机器周期中所含时钟周期数少的机器，

速度更快。

9.14设单总线计算机结构如下图所示，其中M为主存，XR为变址寄存器，EAR为有效地

址寄存器，LATCH为锁存器。假设指令地址已存于PC中，画出“LDA*D”和“SUBX,D”

指令周期信息流程图，并列出相应的控制信号序列。说明：

（1）“LDA*D”指令字中*表示相对寻址，D为相对位移量。

（2）“SUBX,D”指令字中X为变址寄存器，D为形式地址。

（3）寄存器的输入和输出均受控制信号控制，例如，PCi表示PC的输入控制信号，MDRo

表示MDR的输出控制信号。

（4）凡是需要经过总线实现寄存器之间的传送，需在流程图中注明，如PC-Bus-MAR,

相应的控制信号为PCo和MARi。

Bus

（2）“SUBX,D”指令周期信息流程及相应的控制信号如下（Ad（IR）代表形式地址D）：

PCo,MARi

取

MARo,R/W=R,MDRi

指

周

MDRo,IRi

期

+1

XRo,IRo,+,EARi

EARo,MARi

执

MARo,R/W=R,MDRi

行

周

MDRo,Xi

期

ACCo,Xo,Ki一，LATCHi

LATCHo,ACCi

10.11什么是垂直型微指令？什么是水平型微指令？各有何特点？

答：垂直型微指令的结构类似于一般机器指令的结构，山微操作码确定微指令的功能。通常

条微指令只能有1~2个微操作命令。因为它要经过译码后控制对象，影响每条微指令的执

行时间。而且垂直型微指令字长较短，实现一条机器指令的微程序要比水平型微指令编写的

微程序长得多，它是用较长的微程序结构来换取较短的微指令格式。

水平型微指令一次能定义并执行多个并行操作，其并行操作能力强，效率高.而且水平型微

指令的大多数微命令一般可直接控制对象，故执行每条微指令的时间短。又因水平型微指令

字长较长，故可用较少的微指令数来实现一条机器指令的功能。

10.21下表给出8条微指令1178及所包含的微命令控制信号，设计微指令操作控制字段格

式,要

求所使用的控制位最少，而且保持微指令本身内在的并行性。

微指令控制信号

11abcde

12adfg

13bh

14c

15Cegi

16ahj

17cdh

18abh

解：为使设计出的微指令操作控制字段最短，并且保持微指令本身内在的并行性，应采用混

合编

码法。首先找出互斥的微命令组，为便于分析，将微命令表重画如下:

激活的控制信号

微指令

abcdefghiJ

IIJVJVJ

12JJJJ

13V

14V

15VV

16VVV

17