黑龙江大学《数字集成电路设计》2021-2022学年期末试卷

学校________________班级____________姓名____________考场____________准考证号学校________________班级____________姓名____________考场____________准考证号…………密…………封…………线…………内…………不…………要…………答…………题…………第1页，共3页黑龙江大学

《数字集成电路设计》2021-2022学年期末试卷题号一二三总分得分一、单选题（本大题共20个小题，每小题2分，共40分．在每小题给出的四个选项中，只有一项是符合题目要求的．）1、已知一个逻辑函数F=A⊕B⊕C，若A=1，B=0，C=1，则F的值为？A.0B.1C.不确定D.以上都不对2、在数字逻辑设计中，若要将一个8位的二进制数转换为格雷码，可通过依次：A.与相邻位异或B.与相邻位或C.与相邻位与D.与相邻位同或3、对于一个用卡诺图化简逻辑函数的问题，若函数包含4个变量，那么卡诺图中最小项的个数是多少？A.8B.16C.32D.644、若一个PLA的与阵列有8个输入变量，或阵列有4个输出函数，则PLA的规模约为：A.8×4B.2^8×4C.8×2^4D.2^8×2^45、在数字电路中，能够实现将输入的高、低电平编码为二进制代码的电路是？A.优先编码器B.普通编码器C.译码器D.数据选择器6、数字逻辑中的触发器可以存储一位二进制数据。一个JK触发器，在时钟上升沿到来时，根据输入J和K的值确定输出。如果J=1，K=1，时钟上升沿到来后，输出会怎样变化？A.输出会翻转。B.输出会保持不变。C.不确定。D.根据其他因素判断。7、对于一个D触发器，若要使其输出在时钟脉冲的下降沿发生变化，应如何修改？A.无法实现B.增加一个反相器C.改变触发器的结构D.以上都不对8、若要实现一个能将4位二进制数转换为格雷码的电路，以下哪种集成电路可能会被用到？A.加法器B.编码器C.译码器D.数据选择器9、在数字电路中，使用乘法器实现两个4位二进制数的乘法运算，其输出结果是多少位？A.4B.8C.16D.3210、用卡诺图化简逻辑函数F(A,B,C,D)=∑m(0,2,8,10,12,14)，最简与或表达式为？A.B+DB.A+CC.A'+C'D.B'+D'11、在组合逻辑电路设计中，要实现一个两输入异或逻辑功能，如果用与非门和或非门来实现，最少需要几个门？A.3B.4C.5D.612、对于一个8位的串行加法器，完成一次加法运算所需的时间是并行加法器的：A.8倍B.1/8C.2倍D.1/213、已知一个数字系统的时钟频率为50MHz，要实现一个周期为40ns的信号，需要经过几级计数器分频？A.2B.3C.4D.514、若一个ROM有10根地址线，8根数据线，则其存储容量为：A.10×8位B.2^10×8位C.10×2^8位D.2^10×2^8位15、在数字逻辑设计中，如何用卡诺图化简一个五变量的逻辑函数？A.将逻辑函数表示为卡诺图中的方格，通过合并相邻的方格化简逻辑函数。B.将逻辑函数表示为卡诺图中的线条，通过连接线条化简逻辑函数。C.不确定。D.卡诺图不能用于五变量逻辑函数的化简。16、在数字电路中，若一个编码器有8个输入信号，需要用几位二进制代码进行编码输出？A.2位B.3位C.4位D.8位17、对于一个异步时序电路，其状态转换取决于什么？A.输入信号和时钟信号B.仅输入信号C.仅时钟信号D.以上都不是18、在数字逻辑中，若要将两个8位二进制数相减，并产生借位输出，以下哪种组合逻辑门较为合适？A.异或门和与门B.同或门和或门C.与非门和或非门D.减法器和与门19、若一个D/A转换器的分辨率为0.01V，满量程输出为10V，则其输入数字量的位数至少为：A.8位B.10位C.12位D.16位20、在数字逻辑电路中，编码器和译码器可以实现数字信号的编码和解码。一个4线-2线编码器和一个2线-4线译码器连接在一起，当编码器输入为特定值时，译码器的输出会是什么？A.译码器的输出会根据编码器的输入产生相应的高电平输出。B.译码器的输出会根据编码器的输入产生相应的低电平输出。C.不确定。D.译码器的输出与编码器的输入无关。二、简答题（本大题共4个小题，共40分)1、（本题10分）详细阐述如何用逻辑门实现一个比较器的级联，实现多个数的排序。2、（本题10分）深入解释在移位寄存器的串并转换应用中，如何实现数据的串行输入并行输出和并行输入串行输出。3、（本题10分）说明在数字系统中如何进行存储器的地址译码，以实现正确的存储访问。4、（本题10分）详细阐述在移位寄存器的工作原理中，左移、右移和并行输