嵌入式系统的存储器系统要点

第4章

嵌入式系统的存储器系统4.1存储器系统概述4.1.1存储器系统的层次结构 计算机系统的存储器被组织成一个6个层次的金字塔形的层次结构,位于整个层次结构的最顶部S0层为CPU内部寄存器S1层为芯片内部的高速缓存（cache） 内存S2层为芯片外的高速缓存（SRAM、DRAM、SDRAM、DDRAM）S3层为主存储器（Flash、PROM、EPROM、EEPROM）S4层为外部存储器（磁盘、光盘、CF、SD卡）S5层为远程二级存储（分布式文件系统、Web服务器）图4.1.1存储器系统层次结构4.1.2高速缓冲存储器 在主存储器和CPU之间采用高速缓冲存储器（cache）被广泛用来提高提高存储器系统的性能,许多微处理器体系结构都把它作为其定义的一部分。cache能够减少内存平均访问时间。 Cache可以分为统一cache和独立的数据／程序cache。在一个存储系统中,指令预取时和数据读写时使用同一个cache,这时称系统使用统一的cache。如果在一个存储系统中,指令预取时使用的一个cache,数据读写时使用的另一个cache,各自是独立的,这时称系统使用了独立的cache,用于指令预取的cache称为指令cache,用于数据读写的cache称为数据cache。4.2嵌入式系统存储设备分类 存储器是嵌入式系统硬件的重要组成部分,用来存放嵌入式系统工作时所用的程序和数据。嵌入式系统的存储器由片内和片外两部分组成。 在微机系统中,存储器可分为主存储器（MainMemory简称内存或主存）和辅助存储器（AuxiliaryMemory,SecondaryMemory,简称辅存或外存）。内存是计算机主机的一个组成部分,一般都用快速存储器件来构成,内存的存取速度很快,但内存空间的大小受到地址总线位数的限制。更多的系统软件和全部应用软件则在用到时由外存传送到内存。外存也是用来存储各种信息的,存放的是相对来说不经常使用的程序和数据,其特点是容量大。外存总是和某个外部设备相关的,常见的外存有软盘、硬盘、U盘、光盘等。S3C2410存储器扩展程序存储器:(FLASHPROM)NORFLASH:AM29LV160DBNANDFLASH:K9F1208数据存储器(SDROM):HY57V561620SDRAM全称为“SynchronousDynamicrandomaccessmemory”,称同步内存，访问的速度比flash存储器要快得多。SDRAM与DRAM区别:在SDRAM内部一般要将存储芯片的存储单元分成两个以上的体(bank)。最少两个，当对SDRAM进行读/写时，选中的一个体(bank)在进行读/写时，另外没有被选中的体(bank)便可以预充电；DRAM只有一个体。S3C2410A部分管脚图4.3

NOR

Flash接口电路4.3.1NORFlash存储器Am29LV160D Am29LV160D是AMD公司的一款NORFlash存储器,存储容量为2M×8Bit/1M×16Bit,接口与CMOSI/O兼容,工作电压为2.7～3.6V,读操作电流为9mA,编程和擦除操作电流为20mA,待机电流为200nA。采用FBGA-48、TSOP-48、SO-44三种封装形式。 Am29LV160D仅需3.3V电压即可完成在系统的编程与擦除操作,通过对其内部的命令寄存器写入标准的命令序列,可对Flash进行编程（烧写）、整片擦除、按扇区擦除,以及其他操作。以16位（字模式）数据宽度的方式工作。更多的内容请登录www.AMD.com,查找资料“Am29LV160D16Megabit(2M×8-Bit/1M×16-Bit)CMOS3.0Volt-onlyBootSectorFlashMemory” Am29LV160D的逻辑框图如图4.3.1所示,引脚端功能如表4.3.1所示。引脚类型功能A19～A0输入地址输入。提供存储器地址DQ14～DQ0输入/输出数据输入/输出DQ15/A-1输入/输出在字模式，DQ15为数据输入/输出；在字节模式，A-1为LSB地址输入BYTE#输入选择8bit或者16bit模式CE#输入片选。当CE#为低电平时，芯片有效OE#输入输出使能。当OE#为低电平时，输出有效WE#输入写使能，低电平有效，控制写操作RESET#输入硬件复位引脚端，低电平有效RY/BY#输出就绪/忙标志信号输出，SO-44封装无此引脚端VCC电源3

V电源电压输入VSS地器件地NC未连接。空脚图4.3.1

Am29LV160D的逻辑框图表4.3.1Am29LV160D引脚端功能NOR

FLASH存储器（AM29LV160）4.4

NAND

Flash接口电路4.4.1S3C2410ANANDFlash控制器1．S3C2410ANANDFlash控制器特性 S3C2410A可以在一个外部NANDFlash存储器上执行启动代码，用来实现这一想法。为了支持NANDFlash的启动装载（bootloader），S3C2410A配置了一个叫做“Steppingstone”的内部SRAM缓冲器。当系统启动时，NANDFlash存储器的前4KB将被自动加载到Steppingstone中，然后系统自动执行这些载入的启动代码。 在一般情况下，启动代码将复制NANDFlash的内容到SDRAM中。使用S3C2410A内部硬件ECC功能可以对NANDFlash的数据的有效性进行检查。在复制完成后，将在SDRAM中执行主程序。NANDFlash控制器具有以下特性。NANDFlash模式:支持读／擦除／编程NANDFlash存储器。自动启动模式:复位后，启动代码被传送到Steppingstone中。传送完毕后，启动代码在Steppingstone中执行。具有硬件ECC产生模块（硬件生成校验码和通过软件校验）。在NANDFlash启动后，Steppingstone4KB内部SRAM缓冲器可以作为其他用途使用。NANDFlash控制器不能通过DMA访问，可以使用LDM/STM指令来代替DMA操作。NAND

Flash控制器的引脚配置如表4.4.1所列。表4.4.1

NAND

Flash控制器的引脚配置引脚配置D[7:0]数据/命令/地址输入/输出端口（用数据总线分派）CLE命令锁存使能（输出）ALE地址锁存使能（输出）nFCENAND

Flash芯片使能（输出）nFRENAND

Flash读使能（输出）nFWENAND

Flash写使能（输出）R/nBNAND

Flash准备就绪/忙使能（输出）BOOT（启动）和NANDFlash配置:■OM[1:0]=00b:使能NANDFlash控制器为自动启动模式表4.4.3

K9F1208UDM的引脚功能引脚类型功能I/O7～

I/O0输入/输出数据输入输出、控制命令和地址的输入CLE输入命令锁存信号ALE输入地址锁存信号/CE输入芯片使能信号/RE输入读有效信号/WE输入写有效信号/WP输入写保护信号R/nB输出就绪/忙标志信号输出Vcc电源电源电压2.7V～3.3VVss接地器件地NANDFLASH存储器K9F1208:容量64M字节,包含4096块,每个块有32页,每页有512个字节（实际为528字节,含16个标志字节）,页编程时间为200uS,块擦除时间2mS.总容量=4094*32*512=64（MByte）编程时间=4096*32*0.2mS=26.2秒,写入极限速度=64MByte/26.2秒=2.4MByte/S擦除时间=4096*2mS=8.192秒NAND

FLASH读时序NAND

FLASH仅读16个标志字节的时序NAND

FLASH写时序NAND

FLASH块擦除时序K9K8G08

1GByte编程和擦除时间计算K9K8G081GByte介绍8192块,每块64页,每页2048字节,页编程时间200uS,块擦除时间1.5mSK9F1208:总容量=8192*64*2048=1GByte）编程时间=8192*64*0.2mS=104.8秒,写入极限速度=1024MByte/104.86秒=9.7MByte/S擦除时间=8192*1.5mS=12.3秒与NAND

FLASH相关的寄存器NFCONFNFCMDNFADDRNFDATANFSTATNFECC4.5

SDRAM接口电路 SDRAM可读／可写,不具有掉电保持数据的特性,但其存取速度大大高于Flash存储器。在嵌入式系统中,SDRAM主要用做程序的运行空间、数据及堆栈区。当系统启动时,CPU首先从复位地址0x0处读取启动代码,在完成系统的初始化后,程序代码一般应调入SDRAM中运行,以提高系统的运行速度。 SDRAM在各种嵌入式系统中应用时,为避免数据丢失,必须定时刷新。因此要求微处理器具有刷新控制逻辑,或在系统中另外加入刷新控制逻辑电路。 目前常用的SDRAM为8位/16位的数据宽度,工作电压一般为3.3V。。HY57V561620:容量:4*4M*16bit行地址:RA0-RA12列地址:CA0-CA8块地址选择:BA0,BA1行地址选择:nRAS列地址选择:nCAS表4.4.4

HY57V561620引脚功能引脚类型功能CLK输入时钟，芯片时钟输入。所有的输入中CLK的上升沿有效CKE输入时钟使能，片内时钟信号控制/CS输入片选。禁止或使能除CLK、CKE和DQM外的所有输入信号BAO，BA1输入组地址选择。用于片内4个组的选择A12～A0输入地址总线。行地址：A12～A0；列地址：A8～A0/RAS输入