数字电路逻辑符号注解

数字输入端数字输入端用符号“I”表示。在Fluidsim中数字元件能够在数字模块内部或外部使用。当数字输入端在数字模块内部使用时，你可以在数字模块中从“I0”到“I7”之间定义数字输入端，如果在数字模块中对应的输入端，输入模拟量信号大于10v，则数字输入端为“Hi”电平。当数字输入端在数字模块的外部使用，与数字输入端连接的电信号大于10v时，输入端为“Hi”电平。通过鼠标的左键点击数字输入端，可置数字输入端为“Hi”电平，反之亦然。数字输出端数字输入端用符号“Q”表示。数字输出端将连到它输入端的信号送到输出端。在Fluidsim中数字元件能够在数字模块内部或外部使用。当数字输出端在数字模块内部使用时，你可以在数字模块中从“Q0”到“Q7”之间定义数字输出端，当数字模块中对应的数字输出端为“Hi”电平时，则这个数字输出端的电平为24v。当数字输出端在数字模块的外部使用时，数字输出端上增加了一个模拟量的接线端，当数字输出端的状态为“Hi”电平时，这个输出端输出24v。寄存器寄存器用符号“M”表示，寄存器是虚拟的输出，输出端的值为输入端的值。通过属性对话窗可设置，在回路模拟时输出端Q“Lo”或“Hi”是否取决于输出端。逻辑高电平在输出端Q得到逻辑高电平“Hi”逻辑低电平在输出端Q得到逻辑低电平“Lo”。连接点（数字）数字连接点使元件通过连线相互连接，为了简化连线的过程，在编辑时连接点为一个小圈。注意：数字元件的连接点可显示电平的“Lo”/

“Hi”。连接线（数字）连接线连接两个数字元件。注意连接线可用作简单的直线连接或T型连接。T型连接（数字）T型连接可以连接三条连接线，具有相同的电平。与只有所有输入端为“Hi”时，AND（与）的输出端Q才为“Hi”。当输入端空接时，则自动定义为“Hi”。上升沿触发与当所有输入端为“Hi”，而且在前一个周期至少有一个输入端为“Lo”时，上升沿触发与的输出端Q为“Hi”。当输入端空接时，则其状态自动定义为“Hi”。与非当所有连接的输入端为“Hi”，与非NAND的输出端Q为“Lo”。当输入端空接时，则其状态自动定义为“Hi”。下降沿触发与非当至少有一个输入端为“Lo”，而且在前一个周期所有输入端为“Hi”时，下降沿触发与非NAND的输出端Q为“Hi”。当输入端空接时，则其状态自动定义为“Hi”。或当至少有一个的输入端为“Hi”，或OR的输出端Q为“Hi”。当输入端空接时，则其状态自动定义为“Lo”。或非当所有的输入端为“Lo”，或非NOR的输出端Q为“Hi”。当输入端空接时，则其状态自动定义为“Lo”。异或当输入端的信号有不同的状态时，异或XOR的输出端Q为“Hi”。当输入端空接时，则其状态自动定义为“Lo”。非

当输出端为“Lo”，非NOT的输出端为“Hi”.非是输入端的信号取反。数字模块

数字模块是嵌入在电液压回路中的数字电路。注意：在电路中要给数字模块接24v和0v，以保证数字模块正常工作。接通延时只有在组态的接通延时时间到达后才能置位输出。当输入Trg的一个“0”到“1”的转换所触发并开始计时。如输入Trg的状态保持为“1”的时间至组态接通延时时间T，则经历该时间T后输出被置位为“1”，如时间T到达以后，输入Trg返回为“0”，则输出复位。当输入Trg的信号为“0”时，输出复位为“0”。断开延时当选择断开延时功能块，输出的组态的时间到达时复位。当输入Trg变为“Hi”时，输出Q立即置位为“Hi”。在输入Trg的信号由“1”到“0”的转换触发功能块，输出保持为“1”。当到达设置的时间T，输出Q复位为“0”。通过输入R（复位）来复位定时器和输出Q。接通/断开延时接通/断开延时是在组态的接通延时时间到达后置位输出，并在相应的断开延时时间到达后复位输出。在输入Trg的“0”到“1”的转换触发定时器接通延时，如输入Trg的“1”的状态延续到预设的时间后，则在时间到达后输出Q置位为“1”。在输入Trg的“1”到“0”的转换触发定时器断开延时，如输入Trg的“0”状态延续到预设的时间后，则在时间到达后输出复位为“0”。在时间到达之前，如输入Trg的信号改变，则定时器复位。有保持的接通延时在输入端一个脉冲触发一个可组态的接通延时时间，当这个时间到达后输出Q复位。当输入Trg的“0”到“1”的状态转换触发定时器，当定时器时间到达时输出Q置位。输入Trg由“1”到“0”的其他信号对定时器没有影响。当输入R为“1”信号时复位输出和定时器。锁存继电器输入S置位输出Q，另一个输入R复位输出Q。一个锁存继电器是一个简单的二值存储元件，输出Q的值取决于输入的状态和以前的输出状态。脉冲继电器在输入Trg的一个短脉冲可置位或复位输出。输出Q的“Lo”或“Hi”状态转换取决于输入Trg的状态变化。输入R将输出Q复位为“0”。脉宽触发继电器一个输入脉冲生成一个具有配置时间T的输出。在输入Trg的一个由“0”到“1”的转换置位输出并触发定时器T，当定时器到达预置的时间，复位输出Q。如在预置时间到达前，输入Trg有一个由“0”到“1”的转换，则输出立即复位。边缘触发的脉冲继电器在一个组态的延时时间到达后，一个输入脉冲触发具有定义脉冲/暂停比的预置数量的输出脉冲。输入Trg的“0”到“1”的转换触发定时器T并置位输出。在定时器到达预置的时间前，输出Q保持置位。预置时间到达后，输出Q复位为“Lo”。在预置时间内，输入Trg的由“0”到“1”的状态转换，将定时器复位，输出状态保持。定时器通过预置定时器可构成天、周和年定时器。输出Q在接通时间内置位为“Hi”，在断开时间内复位为“Lo”。接通时间和断开时间每次通过预置参数重复时间重复。加/减计数器取决于参数的设置，一个输入脉冲使内部计数器进行加计数和减计数。当组态的阀值到达时，输出Q被置位或复位。在输入Dir的一个信号可以改变计数的方向。在输入Cnt的每一次正边缘，内部计数器加1（Dir=“0”）或减1（Dir=“1”）。Cnt当前的计数值大于或等于设定的阀值输出Q置位为“Hi”。通过输入R复位输出和计数器，只要R=“1”。输出Q为低电平，且不对Cnt的脉冲进行计数。脉冲发生器脉冲发生器输出可设定的脉冲时间的脉冲信号。设定脉冲时间，接通和断开的时间。通过输入En信号启动脉冲发生器。输出Q按照脉冲的时间的设定置位和复位。异步脉冲发生器通过再次组态脉冲/暂停比可以修改输出脉冲的形态。功能块已由在输入EN的信号所