余孟尝数字电子技术基础简明教程(第三版)(完整版)

第一章逻辑代数与EDA技术的基础知识模拟电路电子电路分类数字电路

传递、处理模拟信号的电子电路

传递、处理数字信号的电子电路数字信号时间上和幅度上都断续变化的信号

模拟信号时间上和幅度上都连续变化的信号数字电路中典型信号波形一、数字电路与数字信号

输出信号与输入信号之间的对应逻辑关系逻辑代数只有高电平和低电平两个取值导通(开)、截止(关)便于高度集成化、工作可靠性高、抗干扰能力强和保密性好等研究对象分析工具信号电子器件工作状态主要优点二、数字电路特点

数制：表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称数制。基数：进位制的基数，就是在该进位制中可能用到的数码个数。三、几种常用的数制

位权（位的权数）：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。十进制D二进制B八进制O十六进制H基数(N)102816数字符号0～90、10~70~9,A,B,C,D,E,FN进制数的一般表的形式：DN=∑KiNi

————按权展开式(101.11)2＝1×22

＋0×21＋1×20＋1×2－1＋1×2－2

＝(5.75)10(2A.7F)16＝2×161＋10×160＋7×16－1＋15×16－2＝(42.4960937)101.500

1整数0.750

01.各种数制转换成十进制2.十进制转换为二进制［例］将十进制数

(26.375)10转换成二进制数

26

6

1

3

01

10

12(26)10=(11010)2

×2

×21.000

1.37522220.375

×2一直除到商为

0为止

余数13

0按权展开求和整数和小数分别转换整数部分：除

2取余法

小数部分：乘

2取整法读数顺序读数顺序

.011四、不同数制间的转换每位八进制数用三位二进制数代替，再按原顺序排列。八进制→二进制3.二进制与八进制间的相互转换二进制→八进制(11100101.11101011)2=(345.726)8

(745.361)8=(111100101.011110001)2

补0(11100101.11101011)2=(?)8

11100101.11101011

00

345726从小数点开始，整数部分向左

(小数部分向右)

三位一组，最后不足三位的加0补足三位，再按顺序写出各组对应的八进制数。补01110010111101011一位十六进制数对应四位二进制数，因此二进制数四位为一组。4.

二进制和十六进制间的相互转换

(10011111011.111011)2=(4FB.EC)16

(3BE5.97D)16=(11101111100101.100101111101)2

补0(10011111011.111011)2=(?)16

10011111011.11101100

4FBEC0

十六进制→二进制:每位十六进制数用四位二进制数代替，再按原顺序排列。二进制→十六进制:从小数点开始，整数部分向左(小数部分向右)

四位一组，最后不足四位的加0补足四位，再按顺序写出各组对应的十六进制数。补010011111011111011五、几种常用的编码

我们常用的数字1、2、3……9、0通常有两大用途：表示大小：10000（一万），8848米。表示编码：000213班，8341部队。我们习惯使用十进制，而计算机硬件是基于二进制的，因此需要用二进制编码表示十进制的0～9十个码元,即BCD(BinaryCodedDecimal)码。至少要用四位二进制数才能表示0～9，因为四位二进制有16种组合.现在的问题是要在16种组合中挑出10个，分别表示

0～9，怎么挑呢？不同的挑法构成了不同的BCD码。用四位自然二进制码中的前十个码字来表示十进制数码，因各位的权值依次为8、4、2、1，故称8421BCD码。2421码的权值依次为2、4、2、1；余3码由8421码加0011得到；格雷码是一种循环码，其特点是任何相邻的两个码字，仅有一位代码不同，其它位相同。逻辑代数：用于描述客观事物逻辑关系的数学工具，又称布尔代数(BooleAlgebra)或开关代数。逻辑：事物因果关系的规律逻辑函数:

逻辑自变量和逻辑结果的关系逻辑变量取值：0、1

分别代表两种对立的状态一种状态另一状态高电平低电平真假是非有无……10011.1逻辑代数基本概念、公式和定理1.1.1基本和常用逻辑运算一、三种基本逻辑运算1.基本逻辑关系举例功能表灭灭灭亮断断断合合断合合与逻辑关系开关A开关B灯Y电源ABY（1）电路图：或逻辑关系开关A开关B灯Y电源功能表灭亮亮亮断断断合合断合合ABY非逻辑关系开关A灯Y电源R亮灭断合AY功能表（2）真值表：经过设定变量和状态赋值后，得到的反映输入变量与输出变量之间因果关系的数学表达形式。功能表灭灭灭亮断断断合合断合合ABY与逻辑关系真值表（Truthtable）000100011011ABY功能表灭亮亮亮断断断合合断合合ABY亮灭断合AY功能表真值表011100011011ABY或逻辑关系非逻辑关系真值表1001AY与逻辑：当决定一事件的所有条件都具备时，事件才发生的逻辑关系。（3）三种基本逻辑关系：或逻辑：决定一事件结果的诸条件中，只要有一个或一个以上具备时，事件就会发生的逻辑关系。非逻辑：只要条件具备，事件便不会发生；条件不具备，事件一定发生的逻辑关系。二、逻辑变量与逻辑函数及常用复合逻辑运算1.逻辑变量与逻辑函数在逻辑代数中，用英文字母表示的变量称为逻辑变量。在二值逻辑中，变量的取值不是1

就是0

。逻辑函数：如果输入逻辑变量A、B、C∙∙∙的取值确定之后，输出逻辑变量Y的值也被唯一确定，则称Y

是A、B、C∙∙∙的逻辑函数。并记作原变量和反变量：字母上面无反号的称为原变量，有反号的叫做反变量。逻辑变量：真值表逻辑函数式与门（ANDgate)逻辑符号（1）与运算：ABY&000100011011ABY2.基本逻辑运算有0出0；全1出1

（2）或运算：或门（ORgate)真值表逻辑函数式逻辑符号011100011011ABYABY≥1（3）非运算：真值表1001AY逻辑函数式逻辑符号非门（NOTgate)AY1有1出1；全0出0

(1)与非运算

(NAND)(2)或非运算

(NOR)(3)与或非运算

(AND–OR–INVERT)(真值表略)111000011011AB&10003.几种常用复合逻辑运算ABY1Y2Y1、Y2的真值表AB≥1AB&CD≥1(4)异或运算(Exclusive—OR)(5)同或运算(Exclusive—NOR)(异或非)AB=1011000011011AB=1=A⊙BABY4100100011011ABY5三、基本和常用逻辑运算的逻辑符号曾用符号美国符号ABYABYABYAAY国标符号AB&A1ABYAB≥1国标符号曾用符号美国符号AB&ABYABYABYAB=1ABABYABYAB≥1或：0+0=01+0=11+1=1与：0·0=00·1=01·1=1非：二、变量和常量的关系(变量：A、B、C…)或：A+0=AA+1=1与:A·0=0A·1=A非：1.1.2公式和定理一、常量之间的关系(常量：0和1)三、与普通代数相似的定理交换律结合律分配律[例1.1.1]

证明公式[解]方法一：公式法[例1.1.1]

证明公式方法二：真值表法

(将变量的各种取值代入等式两边，进行计算并填入表中)

ABC0000010100111001011101110001000100011111000111110011111101011111相等[解]四、逻辑代数的一些特殊定理同一律A+A=AA·A=A还原律[例1.1.2]

证明：德摩根定理AB

00

01

10

1100011110110010101110011110001000相等相等德摩根定理

将Y式中“.”换成“+”,“+”换成“.”

“0”换成“1”,“1”换成“0”

原变量换成反变量，反变量换成原变量五、关于等式的两个重要规则1.代入规则：等式中某一变量都代之以一个逻辑函数，则等式仍然成立。例如，已知(用函数

A+C代替

A)则2.反演规则：不属于单个变量上的反号应保留不变运算顺序：括号乘加注意:例如：已知反演规则的应用：求逻辑函数的反函数则

将Y式中“.”换成“+”,“+”换成“.”

“0”换成“1”,“1”换成“0”

原变量换成反变量，反变量换成原变量已知则运算顺序：括号与或不属于单个变量上的反号应保留不变六、若干常用公式推广公式(4)证明：推论公式(5)证明：即=A⊙B同理可证A⊙B一、标准与或表达式1.2逻辑函数的化简方法1.2.1逻辑函数的标准与或式和最简式标准与或式标准与或式就是最小项之和的形式最小项最简式[例1.2.1]1.最小项的概念：包括所有变量的乘积项，每个变量均以原变量或反变量的形式出现一次。(

2变量共有

4个最小项)(

4变量共有

16个最小项)(

n变量共有

2n

个最小项)……(

3变量共有

8个最小项)对应规律：1

原变量

0

反变量2.最小项的性质：0000000100000010000001000000100000010000001000000100000010000000000001010011100101110111ABC(1)任一最小项，只有一组对应变量取值使其值为

1

；ABC

001ABC

101(2)任意两个最小项的乘积为

0

；(3)全体最小项之和为

1

。变量A、B、C全部最小项的真值表3.最小项是组成逻辑函数的基本单元任何逻辑函数都是由其变量的若干个最小项构成，都可以表示成为最小项之和的形式。[例1.2.2]

写出下列函数的标准与或式：[解]相同最小项合并标准与或表达式是唯一的，一个函数只有一个最小项之和的表达式。函数的标准与或式也可以由其真值表直接写出：例如，已知Y=A+BC

的真值表ABC00000101001110010111011100011111函数的标准与或式Y方法：将使得输出取值为1的对应最小项相加即可4.最小项的编号：把与最小项对应的变量取值当成二进制数，与之相应的十进制数，就是该最小项的编号，用mi表示。对应规律：原变量1

反变量00000010100111001011101110

1234567m0m1m2m3m4m5m6m7[例]

写出下列函数的标准与或式：m7m6m5m4m1m0m8m0与前面m0相重二、逻辑函数的最简表达式1.最简与或式：乘积项的个数最少，每个乘积项中相乘的变量个数也最少的与或表达式。例如：2.最简与非–

与非式：非号最少，每个非号下面相乘的变量个数也最少的与非-与非式。[例1.2.3]

写出下列函数的最简与非-与非式：[解]3.最简或与式：括号个数最少，每个括号中相加的变量的个数也最少的或与式。[例1.2.4]

写出下列函数的最简与或式：[解]4.最简或非–

或非式：非号个数最少，非号下面相加的变量个数也最少的或非–或非式。[例1.2.5]

写出下列函数的最简或非–或非式：[解]5.最简与或非式：非号下面相加的乘积项的个数最少，每个乘积项中相乘的变量个数也最少的与或非式。[例1.2.6]

写出下列函数的最简与或非式：[解]结论：只要得到函数的最简与或式，再用摩根定理进行适当变换，就可以获得其它几种类型的最简式。而最简与或式一般需要经过化简才能求得。已知1.2.2逻辑函数的公式化简法一、并项法:[例1.2.7][例]（与或式最简与或式）公式定理二、吸收法：[例1.2.8][例][例]三、消去法：[例1.2.9][例][例]四、配项消项法：或或[例1.2.10][例1.2.11]冗余项冗余项综合练习：1.2.3逻辑函数的图形化简法一、逻辑变量的卡诺图(Karnaughmaps)卡诺图：1.二变量的卡诺图最小项方格图(按循环码排列)(四个最小项)ABAB0101AB01012.变量卡诺图的画法三变量的卡诺图：八个最小项ABC01000110111110卡诺图的实质：逻辑相邻几何相邻逻辑不相邻逻辑相邻逻辑相邻紧挨着行或列的两头对折起来位置重合逻辑相邻：两个最小项只有一个变量形式不同逻辑相邻的两个最小项可以合并成一项，并消去一个因子。如：m0m1m2m3m4m5m6m7五变量的卡诺图：四变量的卡诺图：十六个最小项ABCD0001111000011110当变量个数超过六个以上时，无法使用图形法进行化简。ABCDE00011110000001011010110111101100以此轴为对称轴（对折后位置重合）m0m1m2m3m4m5m6m7m12m13m14m15m8m9m10m11m0m1m2m3m8m9m10m11m24m25m26m27m16m17m18m19m6m7m4m5m14m15m12m13m30m31m28m29m22m23m20m21几何相邻几何相邻几何相邻三十二个最小项3.变量卡诺图的特点：用几何相邻表示逻辑相邻(1)几何相邻：相接—紧挨着相对—行或列的两头相重—对折起来位置重合(2)逻辑相邻：例如两个最小项只有一个变量不同化简方法：卡诺图的缺点：函数的变量个数不宜超过6个。逻辑相邻的两个最小项可以合并成一项，并消去一个因子。4.变量卡诺图中最小项合并的规律：(1)两个相邻最小项合并可以消去一个因子ABC01000111100432ABCD00011110000111101946(2)四个相邻最小项合并可以消去两个因子ABCD000111100001111004128321011ABCD0001111000011110571315BD02810(3)八个相邻最小项合并可以消去三个因子ABCD000111100001111004128321011ABCD0001111000011110571315B02810151394612142n个相邻最小项合并可以消去n个因子。总结：二、逻辑函数的卡诺图①

根据函数的变量个数画出相应的卡诺图。

②

在函数的每一个乘积项所包含的最小项处都填1，其余位置填0或不填。1.逻辑函数卡诺图的画法2.逻辑函数卡诺图的特点用几何位置的相邻，形象地表达了构成函数的各个最小项在逻辑上的相邻性。优点：缺点：当函数变量多于六个时，画图十分麻烦，其优点不复存在，无实用价值。[例1.2.12]画出函数的卡诺图3.逻辑函数卡诺图画法举例[解]①根据变量个数画出函数的卡诺图ABCD0001111000011110②根据函数的每个乘积项确定函数的最小项，并在相应的位置上填

1。m0、m1、m2、m31111m12、m13、m14、m151111m0、m4、m8、m1211[例1.2.13]画出函数的卡诺图[解]①根据变量个数画出函数的卡诺图ABCD0001111000011110②根据函数的每个乘积项确定函数的最小项，并在相应的位置上填

1。m4、m51111m9、m11三、用卡诺图化简逻辑函数化简步骤:①画出函数的卡诺图②合并最小项：画包围圈③写出最简与或表达式[例1.2.14]ABCD000111100001111011111111[解]ABCD000111100001111011111111画包围圈的原则：

①先圈孤立项，再圈仅有一种合并方式的最小项。

②圈越大越好，但圈的个数越少越好。

③最小项可重复被圈，但每个圈中至少有一个新的最小项。

④

必需把组成函数的全部最小项圈完，并做认真比较、检查才能写出最简与或式。不正确的画圈[例][解]①画函数的卡诺图ABCD000111100001111011111111②合并最小项：画包围圈③写出最简与或表达式多余的圈注意：先圈孤立项利用图形法化简函数利用图形法化简函数[例][解]①画函数的卡诺图ABCD00011110000111101111111111②合并最小项：画包围圈③写出最简与或表达式[例]用图形法求反函数的最简与或表达式[解]①画函数的卡诺图ABC010001111011110000②合并函数值为0

的最小项③

写出Y的反函数的最简与或表达式[例]已知某逻辑函数的卡诺图如下所示，试写出其最简与或式。ABCD000111100001111011

1

111

1

1110

011

1

1解：

0方格很少且为相邻项，故用圈0法先求Y的最简与或式。1111111111[例]已知函数真值表如下，试用卡诺图法求其最简与或式。ABCY00010011010001111001101011011111注意：该卡诺图还有其他画圈法可见，最简结果未必唯一。解：(1)画函数卡诺图ABC01000111

101

1

1

1

1

1(3)化简(2)画圈Y=1

1

1

1

1

1ABC01000111101.2.4具有约束的逻辑函数的化简一、约束的概念和约束条件(1)约束：输入变量取值所受的限制例如，逻辑变量A、B、C，分别表示电梯的

升、降、停命令。A=1

表示升，B=1

表示降，C=1

表示停。ABC的可能取值(2)约束项：不会出现的变量取值所对应的最小项。不可能取值0010101000000111011101111.约束、约束项、约束条件(3)约束条件：②在逻辑表达式中，用等于0的条件等式表示。000011101110111由约束项相加所构成的值为0的逻辑表达式。约束项：约束条件：或2.约束条件的表示方法①在真值表和卡诺图上用叉号(╳)表示。例如，上例中

ABC的不可能取值为二、具有约束的逻辑函数的化简化简具有约束的逻辑函数时，如果充分利用约束条件，可以使表达式大大化简。1.约束条件在化简中的应用(1)在公式法中的应用：可以根据化简的需要加上或去掉约束项。[例]化简函数Y=ABC，约束条件[解]问题：当函数较复杂时，公式法不易判断出哪些约束项应该加上，哪些应该去掉。(2)在图形法中的应用：根据卡诺图的特点（逻辑相邻，几何也相邻），在画包围圈时包含或去掉约束项，使函数最简。[例]化简函数Y=ABC，约束条件[解]①画出三变量函数的卡诺图ABC0100011110②先填最小项，再填约束项，其余填0或不填。1000③

利用约束项合并最小项，使包围圈越大越好，但圈的个数越少越好。④

写出最简与或式2.变量互相排斥的逻辑函数的化简互相排斥的变量：在一组变量中，只要有一个变量取值为1，则其他变量的值就一定是0。ABC01000111101011①画出该函数的卡诺图②画包围圈，合并最小项③

写出最简与或表达式[例1.2.16]

函数Y

的变量A、B、C是互相排斥的，试用图形法求出Y

的最简与或表达式。[解]根据题意可知约束条件[例]化简逻辑函数化简步骤:①画函数的卡诺图，顺序为：ABCD0001111000011110先填1

0111000000②合并最小项，画圈时╳

既可以当1，又可以当0③写出最简与或表达式[解]╳三、化简举例[例]

化简逻辑函数约束条件[解]①画函数的卡诺图ABCD00011110000111101111②合并最小项③写出最简与或表达式合并时，究竟把╳

作为

1还是作为

0应以得到的包围圈最大且个数最少为原则。包围圈内都是约束项无意义(如图所示)。注意：1.3逻辑函数的表示方法及其相互之间的转换1.3.1几种表示逻辑函数的方法一、真值表将变量的各种取值与相应的函数值，以表格的形式一一列举出来。1.列写方法ABCY00000101001110010111011100010111例如函数2.主要特点优点：直观明了，便于将实际逻辑问题抽象成数学表达式。缺点：难以用公式和定理进行运算和变换；变量较多时，列函数真值表较繁琐。三、逻辑表达式优点：书写简洁方便，易用公式和定理进行运算、变换。缺点：逻辑函数较复杂时，难以直接从变量取值看出函数的值。二、卡诺图ABC010001111011110000优点：便于求出逻辑函数的最简与或表达式。缺点：只适于表示和化简变量个数比较少的逻辑函数，也不便于进行运算和变换。真值表的一种方块图表达形式，要求变量取值必须按照循环码的顺序排列。用与、或、非等运算表示函数中各个变量之间逻辑关系的代数式子。例如四、逻辑图ABYC&&优点：最接近实际电路。缺点：不能进行运算和变换，所表示的逻辑关系不直观。&≥1用基本和常用的逻辑符号表示函数表达式中各个变量之间的运算关系。[例1.3.1]画出函数的逻辑图五、波形图输入变量和对应的输出变量随时间变化的波形。ABY优点：形象直观地表示了变量取值与函数值在时间上的对应关系。缺点：难以用公式和定理进行运算和变换，当变量个数增多时，画图较麻烦。1.3.2几种表示方法之间的转换一、真值表函数式逻辑图

[例]

设计一个举重裁判电路。在一名主裁判(A)和两名副裁判(B、C)中，必须有两人以上(必有主裁判)认定运动员的动作合格，试举才算成功。①真值表函数式将真值表中使逻辑函数Y=1的输入变量取值组合所对应的最小项相加，即得Y的逻辑函数式。ABCY00000101001110010111011100000111函数式卡诺图化简ABC010001111011010000②函数式逻辑图ABY&C&≥1真值表函数式二、逻辑图0110ABY00011011BA&&&&第一章

小结一、数制和码制1.数制：计数方法或计数体制（由基数和位权组成）种类基数位权应用备注十进制0910i日常二进制0，12i数字电路2=21八进制078i计算机程序8=23十六进制09，AF16i计算机程序16=24各种数制之间的相互转换，特别是十进制→二进制的转换，要求熟练掌握。2.码制：常用的BCD码有8421码、2421码、5421

码、余3码等，其中以8421码使用最广泛。[练习

1]完成下列数制和码制之间的相互转换12816421512128641684232821

324116841二、常用逻辑关系及运算1.三种基本逻辑运算：与、或、非2.四种复合逻辑运算：与非、或非、与或非、异或三、逻辑代数的公式和定理是推演、变换和化简逻辑函数的依据，有些与普通代数相同，有些则完全不同，要认真加以区别。这些定理中，摩根定理最为常用。真值表函数式逻辑符号[练习2]求下列函数的反函数（用摩根定理），并化简。[解]四、逻辑函数的化简法化简的目的是为了获得最简逻辑函数式，从而使逻辑电路简单、成本低、可靠性高。化简的方法主要有公式化简法和图形化简法两种。1.公式化简法：可化简任何复杂的逻辑函数，但要求能熟练和灵活运用逻辑代数的各种公式和定理，并要求具有一定的运算技巧和经验。2.图形化简法：简单、直观，不易出错，有一定的步骤和方法可循。但是，当函数的变量个数多于六个时，就失去了优点，没有实用价值。约束项：（无关项）可以取0，也可以取1，它的取值对逻辑函数值没有影响，应充分利用这一特点化简逻辑函数，以得到更为满意的化简结果。[练习3]

用公式法将下列函数化简为最简与或式。[练习4]用图形法将下列函数化简为最简与或式。（1）画函数的卡诺图（2）合并最小项：画包围圈（3）写出最简与或表达式ABCD000111100001111011111111[解]11[练习4]用图形法将下列函数化简为最简与或式。（1）画函数的卡诺图（2）合并最小项：画包围圈（3）写出最简与或表达式ABCD00011110000111101[解]1111╳╳╳╳╳╳五、逻辑函数常用的表示方法：真值表、卡诺图、函数式、逻辑图和波形图。它们各有特点，但本质相同，可以相互转换。尤其是由真值表→逻辑图和逻辑图→真值表，

在逻辑电路的分析和设计中经常用到，必须熟练掌握。第二章门电路一、门电路的概念

实现基本逻辑运算和常用复合逻辑运算的电子电路与或非与非或非异或与或非概述与门或门非门与非门或非门异或门与或非门二、逻辑变量与两状态开关低电平高电平断开闭合高电平3V低电平0V二值逻辑:所有逻辑变量只有两种取值(1或

0)。数字电路:通过电子开关

S的两种状态(开或关)获得高、低电平，用来表示

1或

0。3V3V逻辑状态1001S可由二极管、三极管或MOS管实现三、高、低电平与正、负逻辑负逻辑正逻辑0V5V2.4V0.8V高电平和低电平是两个不同的可以截然区别开来的电压范围。010V5V2.4V0.8V10四、分立元件门电路和集成门电路①

分立元件门电路：用分立的元器件和导线连接起来构成的门电路。②

集成门电路：把构成门电路的元器件和连线，都制作在一块半导体芯片上，再封装起来。常用：CMOS和

TTL

集成门电路五、数字集成电路的集成度一块芯片中含有等效逻辑门或元器件的个数小规模集成电路SSI(SmallScaleIntegration)<10门/片或<100元器件/片中规模集成电路MSI(MediumScaleIntegration)10~99门/片或100~999元器件/片大规模集成电路LSI

(LargeScaleIntegration)

100~9999门/片或1000~99999元器件/片超大规模集成电路VLSI(VeryLargeScaleIntegration)>10000门/片或>100000元器件/片uYuAuBR0D2D1+VCC+10V2.2分立元器件门电路2.2.1二极管与门和或门一、二极管与门3V0V符号:与门（ANDgate)ABY&0V0VUD=0.7V0V3V3V0V3V3V真值表ABY000110110001Y=AB电压关系表uA/VuB/VuY/VD1D200033033导通导通0.7导通截止0.7截止导通0.7导通导通3.7二、二极管或门uY/V3V0V符号:或门（ORgate)ABY≥10V0VUD=0.7V0V3V3V0V3V3VuYuAuBROD2D1-VSS-10V真值表ABY000110110111电压关系表uA/VuB/VD1D200033033导通导通-0.7截止导通2.3导通截止2.3导通导通2.3Y=A+B一、半导体三极管非门T截止T导通2.2.2三极管非门（反相器）饱和导通条件:+VCC+5V1k

RcRbT+-+-uIuO4.3k

β

=30iBiCT饱和因为所以电压关系表uI/VuO/V0550.3真值表0110AY符号函数式+VCC+5V1k

RcRbT+-+-uIuO4.3k

β

=30iBiC三极管非门:AY1AY2.4TTL集成门电路（Transistor—TransistorLogic）2.4.1TTL反相器一、电路组成及工作原理+VCC(5V)R1uIuo4k

AD1T1T2T3T4DR21.6k

R31k

R4130

Y输入级中间级输出级D1—保护二极管防止输入电压过低。当uI<-0.5~-0.7V时，

D1

导通，uI

被钳制在-0.5~-0.7V，不可能继续下降。1.电路组成因为D1只起保护作用，不参加逻辑判断，为了便于分析，今后在有些电路中将省去。2.工作原理+VCC(5V)R1uIuo4k

AT1T2T3T4DR21.6k

R31k

R4130

Y0V

T1的基极电压无法使

T2和T4

的发射结导通T1深度饱和T2、T4截止，iC1=0RL拉电流T3、D

导通0V3.6V0V0.7V0V负载的等效电阻iC15V因为所以则①+VCC(5V)R1uIuo4k

AT1T2T3T4DR21.6k

R31k

R4130

Y2.工作原理ebc因为

:uE>uB>uC

，即发射结反偏集电结正偏iii

=βiib

=(1+βi)ib4.3Vc

e

3.6V1.4V0.7V2.1V②T1倒置放大状态T2饱和，T3、D均截止T4饱和导通uO=UCES4≤0.3V1V0.3V0.3uI/VuO/V03.63.60.3则所以输入短路电流IIS二、静态特性1.输入特性(1)

输入伏安特性：1iI+VCC+5VuI+-uoT1iIuI+-be2be4+VCC+5VR14k

IV/uImA/i012-1ISIILIUILUIHIHI低电平输入电流IIL

高电平输入电流或输入端漏电流IIH即：当Ri

为2.5k

以上电阻时，输入由低电平变为高电平(2)

输入端负载特性：1+VCC+5VuI+-uoRiT1iB1uI+-be2be4+VCC+5VR14k

RiRi/

026412uI

/VT2、T4饱和导通Ri

=Ron

—开门电阻（2.5kΩ）RonT2、T4截止Ri

=

Roff—关门电阻（<0.7k

）即：当

Ri

为0.7k

以下电阻时,输入端相当于低电平。Roff0.7V1.4V2.输出特性uO1+VCC+5VuI+-+-iOuO

/ViO

/mA0102030-10-20-30123在输出为低电平条件下，带灌电流负载能力IOL可达16mA0.3V受功耗限制，带拉电流负载能力IOH可一般为

-400

A3.6V

注意：输出短路电流IOS可达-33mA，将造成器件过热烧毁，故门电路输出端不能接地！！！3.电压传输特性1+VCC+5VuI+-uO+-AB0uO

/VuI

/V12341234AB段：uI<0.5V

，uB1<1.3V

，T2、T4截止，T3、D导通。截止区3.6VBC段：T2开始导通(放大区)，T4仍截止。C线性区D转折区E饱和区0.3VCD段：反相器的阈值电压(或门槛电压)DE段：uI>1.4V

，T2、T4饱和导通，T3、D截止。uO=UOL≤0.3V阈值电压（1）特性曲线分析：（2）输入端噪声容限uIuO1G1G21输出高电平典型值=3.6V输出低电平典型值=0.3V输入高电平典型值=3.6V输入低电平典型值=0.3VUNH

—允许叠加的负向噪声电压的最大值G2输入高电平时的噪声容限：UNL

—允许叠加的正向噪声电压的最大值G2输入低电平时的噪声容限：三、动态特性传输延迟时间1uIuO

50%Uom50%UimtuI0tuO0UimUomtPHL

—输出电压由高到低时的传输延迟时间。tpd

—平均传输延迟时间tPLH

—输出电压由低到高时的传输延迟时间。tPHLtPLH典型值：tPHL=8ns,tPLH=12ns最大值：tPHL=15ns,tPLH=22ns+VCC+5VR14k

AD2T1T2T3T4DR21.6k

R31k

R4130

Y输入级中间级输出级D1BT1—多发射极三极管e1e2bc等效电路：1.A、B只要有一个为00.3V1VT2、T4截止5VT3、D

导通3.6V2.4.2TTL与非门和其它逻辑门电路一、TTL与非门2.A、B

均为1理论：实际：T2、T4导通T3、D

截止uO=UCES4≤0.3V3.6V3.6V0.7V1V0.3V4.3V+VCC+5V4k

AD2T1T2T3T4D1.6k

1k

130

Y输入级中间级输出级D1BR1R2R3R43.6V3.6V4.3V2.1VRL+VCC0.7V1V0.3V整理结果：1110ABY00011011与非门AB&二、TTL或非门iB1+VCC+5VR1AD1T1T2T3T4DR2R3R4YR

1BD1

T1

T2

i

B1输入级中间级输出级1.A、B只要有一个为1T2、T4饱和T3、D

截止uO=0.3V，Y=05V2.1V1V1V1V0.3V3.6V2.A、B

均为0iB1、i

B1分别流入T1、T

1

的发射极T2、T

2均截止则T4截止T3、D

导通3.6V0.3V0.3V0.3V整理结果：1000ABY00011011或非门AB≥1其它逻辑门原理相似。2.4.3TTL集电极开路门和三态门一、集电极开路门—OC门(OpenCollectorGate)+VCC+5VR1AD2T1T2T4R2R3YD1B

1.电路组成及符号：+V

CCRC外接YAB&+V

CCRCOC门必须外接负载电阻和电源才能正常工作。

2.OC门的主要特点：可以线与连接V

CC根据电路需要进行选择线与连接举例：+VCCAT1T2T4Y1B+VCCCT

1T

2T

4Y2D+V

CCRC+V

CCRCY1AB&G1Y2CD&G2线与YY注意：只有OC门才能实现线与。普通TTL门输出端不能并联，否则可能损坏器件。二、输出三态门–TSL门(Three-StateLogic)(1)电路组成1.电路组成及其工作原理+VCC+5VR1AT1T2T3T4DR2R3R4YB1D3使能端②

使能端高电平有效1ENYA&BENYA&BENEN①

使能端低电平有效以使能端低电平有效为例：（2）工作原理PQP=1（高电平）电路处于正常工作状态：

D3

截止，（Y=0或1）+VCC+5VR1AT1T2T3T4DR2R3R4YB1D3P=0(低电平)D3

导通

T2

、T4截止uQ

≤1VT3、D截止输出端与上、下均断开—高阻态，记做

Y=Z使能端可能输出状态：0、1或高阻态2.应用举例：(1)用做多路开关YA11EN1ENA21G1G2使能端10禁止使能01使能禁止禁止使能A11EN1ENA21G1G201(2)用于信号双向传输10使能禁止2.应用举例：2.应用举例：(3)构成数据总线EN1EN1EN1…G1G2GnA1A2An数据总线

注意：任何时刻，只允许一个三态门使能，其余为高阻态。011…101…110…补充1.

TTL集成逻辑门的使用要点(1)电源电压用

+5V，74系列应满足5V

5%。(2)输出端的连接

普通TTL门输出端不允许直接并联使用。

三态输出门的输出端可并联使用，但同一时刻只能有一个门工作，其他门输出处于高阻状态。集电极开路门输出端可并联使用，但公共输出端和电源VCC之间应接负载电阻RL。输出端不允许直接接电源VCC或直接接地。输出电流应小于产品手册上规定的最大值。补充2.

多余输入端的处理与门和与非门的多余输入端接逻辑

1或者与有用输入端并接。接

VCC通过

1~10k

电阻接

VCC与有用输入端并接

TTL电路输入端悬空时相当于输入高电平，做实验时与门和与非门等的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。或门和或非门的多余输入端接逻辑

0或者与有用输入端并接[例]欲用下列电路实现非运算，试改错。

(ROFF

700

，RON

2.1k

)解：OC门输出端需外接上拉电阻RC5.1kΩY=1Y=0

RI>RON，相应输入端为高电平。510Ω

RI<ROFF，相应输入端为低电平。第二章

小结一、半导体二极管、三极管和MOS管是数字电路中的基本开关元件，一般都工作在开关状态。1.半导体二极管：是不可控的，利用其开关特性可构成二极管与门和或门。2.半导体三极管：是一种用电流控制且具有放大特性的开关元件，利用三极管的饱和导通与截止特性可构成非门和其它TTL

集成门电路。3.MOS管：是一种具有放大特性的由电压控制的开关元件，利用N沟道MOS管和P沟道MOS管可构成CMOS

反相器和其它

CMOS集成门电路。二、分立元件门电路主要介绍了由半导体二极管、三极管和MOS管构成的与门、或门和非门。

虽然，分立元件门电路不是本章的重点，但是通过对这些电路的分析，可以体会到与、或、非三种最基本的逻辑运算，是如何用半导体电子电路实现的，这将有助于后面集成门电路的学习。三、集成门电路—本章重点主要介绍了CMOS

和

TTL

集成门电路，重点应放在它们的输出与输入之间的逻辑特性和外部电气特性上。1.逻辑特性（逻辑功能）：普通功能—与门、或门、非门、与非门、或非门、与或非门和异或门。特殊功能

—三态门、OC门、OD门和传输门。2.电气特性：静态特性—主要是输入特性、输出特性和传输特性。动态特性—主要是传输延迟时间的概念。四、集成门电路使用中应注意的几个问题

TTLCMOS分类工作电源VCC=5VVDD=3

18V输出电平UOL=0.3VUOH=3.6VUOL

0VUOH

VDD

UTH=0.5VDD

UTH=1.4V

阈值电压输入端串接电阻Ri当Ri

>Ron（2.5k

）输入由0→1在一定范围内，Ri的改变不会影响输入电平输入端悬空即Ri

=

输入为“1”

不允许多余输入端的处理1.与门、与非门接电源；或门、或非门接地。2.与其它输入端并联。[练习]写出图中所示各个门电路输出端的逻辑表达式。TTLCMOS&A100

100k

=1&A100

100k

=1=1≥1A100

100k

≥1A100

100k

=0[练习]写出图中所示各个门电路输出端的逻辑表达式。TTLCMOS=1A100

100k

=1A100

100k

&A悬空&A悬空不允许第三章组合逻辑电路概述一、组合逻辑电路的特点=F0（I0、I1…,In-1）=F1（I0、I1…,In-1）=F1（I0、I1…,In-1）1.逻辑功能特点电路在任何时刻的输出状态只取决于该时刻的输入状态，而与原来的状态无关。2.电路结构特点(1)输出、输入之间没有反馈延迟电路(2)不包含记忆性元件(触发器)，仅由门电路构成I0I1In-1Y0Y1Ym-1组合逻辑电路二、组合电路逻辑功能的表示方法真值表，卡诺图，逻辑表达式，时间图(波形图)三、组合电路分类①

按逻辑功能不同：加法器比较器编码器译码器数据选择器和分配器只读存储器②

按开关元件不同：CMOSTTL③

按集成度不同：SSIMSILSIVLSI3.1组合电路的分析方法和设计方法3.1.1组合电路的基本分析方法一、分析方法逻辑图逻辑表达式化简真值表说明功能分析目的：①

确定输入变量不同取值时功能是否满足要求；③

得到输出函数的标准与或表达式，以便用MSI、

LSI实现；④

得到其功能的逻辑描述，以便用于包括该电路的系统分析。②

变换电路的结构形式(如：与或与非-与非)；二、分析举例[例]分析图中所示电路的逻辑功能表达式真值表ABCY000001010011ABCY10010111011111000000功能判断输入信号极性是否相同的电路—符合电路ABC&&≥1[解][例3.1.1]分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。&&&&&&&&&&&&ABCDY[解](1)逐级写输出函数的逻辑表达式WX[例3.1.1]分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。&&&&&&&&&&&&ABCDYWX[解](2)化简[例3.1.1]分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。(3)列真值表ABCDABCDYY00000001001000110100010101100111100010011010101111001101111011111111111100000000(4)功能说明：当输入四位代码中1的个数为奇数时输出为1，为偶数时输出为0—检奇电路。[解]3.1.2组合电路的基本设计方法一、设计方法逻辑抽象列真值表写表达式化简或变换画逻辑图逻辑抽象：①根据因果关系确定输入、输出变量②状态赋值—用0

和1

表示信号的不同状态③根据功能要求列出真值表根据所用元器件(分立元件或集成芯片)的情况将函数式进行化简或变换。化简或变换：①设定变量：二、设计举例

[例3.1.2]设计三人表决电路。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。用与非门实现.[解]输入A、B、C

，输出Y②状态赋值：A、B、C=0表示按键不按Y=0表示

不赞成(1)逻辑抽象A、B、C=1表示

按键按下Y=1表示

多数赞成[解]③列真值表(2)写输出表达式并化简最简与或式最简与非-与非式ABCY00000101001110010111011100010111二、设计举例

[例3.1.2]设计三人表决电路。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。用与非门实现.二、设计举例[解](3)画逻辑图—用与门和或门实现ABYC&&≥1&—用与非门实现&

[例3.1.2]设计三人表决电路。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。用与非门实现.74LS1074LS00+5VB开关C开关A开关Y逻辑电平指示灯设计一个四人无弃权表决器，要求用两片74LS00实现。

[例]设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。[解](1)逻辑抽象输入变量：1--亮0--灭输出变量：R（红）Y（黄）G（绿）Z（有无故障）1--有0--无列真值表RYGZ00000101001110010111011110010111(2)卡诺图化简RYG010001111011111

[例]设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。[解](3)画逻辑图&1&&&11≥1RGYZ3.2加法器和数值比较器3.2.1加法器一、半加器和全加器1.半加器（HalfAdder）两个

1位二进制数相加不考虑低位进位。0001101100101001真值表函数式Ai+Bi=Si

(和)

Ci

(进位)逻辑图曾用符号国标符号半加器（HalfAdder）Si&AiBi=1CiΣCOSiAiBiCiHASiAiBiCi函数式2.全加器（FullAdder）两个

1位二进制数相加，考虑低位进位。

Ai+Bi

+Ci

-1(低位进位)

=Si

(和)

Ci

(向高位进位)1011---A1110---B+---低位进位100101111真值表ABCi-100000101001110010