《低功耗窗口比较器的设计》12000字（论文）

[16]。在闩锁情况下，器件会在电源和地之间形成一个大电流，这个大电流可能引起器件损坏。闩锁在版图设计时必须要解决，如果闩锁发生，芯片将无法正常工作。(3)电迁移效应：电迁移效应是金属线的金属迁移现象，由于芯片中金属线每段密度不一样，芯片中线宽很窄，当电流通过时，可能会导致金属线断裂，也可能形成小丘，与其他金属线接触，造成短路，会让芯片信号传输出现紊乱。如何预防：可以增大金属宽度，让通过金属连线的电流更小，控制在金属线的承受范围内，也可适当增加金属连线之间的距离。(4)寄生电阻电容无法避免，芯片中金属连线很细，金属线电阻必然存在，当金属与金属交叠或者金属与多晶硅重叠时，便会产生寄生电容。4.3版图布局规划结合第三章最终完成的原理图，本章节对版图设计进行分析。通过原理图可以看出这个电路中包括模拟模块和数字模块。模拟模块是左半部分的两个运放，数字部分包括又半部分的一个反相器和一个与门REF_Ref71539243\r\h[17]。(1)模拟版图部分首先来分析模拟部分的版图设计。看到电路首先要思考版图的布局，对于这个运放，将PMOS放在一起位于版图的上半部分，依次向下是差分对和NMOS的电流镜[14]。整个运放的电流流向是从版图的左边输入右边输出。电源线位于版图的最顶部，地线位于版图的最下端。这是一个双端输入单端输出的运算放大器，运算放大器中包括NMOS、PMOS、电容、电阻这几种器件类型。其中包括两个电流镜和一个差分对，在模拟版图设计中对于存在差分对和电流镜的电路都要进行匹配设计。匹配时对差分对的要求高于电流镜。差分对需要版图工程师对它进行质心匹配，即时版图呈现中心对称；电流镜的匹配精度要求相对较低，对它做差值匹配即可，即使版图呈现对称。后面4.3.4小结会对匹配原则做详细说明，这里不做过多解释。在MOS管匹配的同时与之相关的线也要尽量对称一致。差分对的版图设计如下：图4.1差分对版图截图差分对的匹配精度比较高，因此采用质心匹配的方式优从版图可以看出第一排MOS管的顺序为AABB第二排为BBAA，这样就实现了交叉对称，同时在这8个MOS的左右两边都加上与MOS管尺寸相同的Dummy器件，确保差分对周环境尽量一直,然后在MOS管的周围加上一圈Guard-ring（保护线）目的是防止外界限号干扰。同时在绘制版图时也会对差分的输入和输出线也进行一定的处理。要让两根输入Vin线尽量对称且等长，如图4.2。在输入和输出线的周围加上Shielding线，并接到地线上，目的是为了使其他器件和金属线不对其产生影响。图4.2差分对输入线细节截图第二步开始画电流镜，电流镜采用差值匹配的方式，如图4.3所示MOS管的排列方式为ABABABABAB，使PM1和PM2尽量对称。同样也要加上一圈Guard-ring，减少外界对电流镜的干扰。图4.3电流镜版图截图运放中还包括了一个电阻和一个电容。电阻的连接方式相对简单，但是在很多项目中对电阻的要求也相对较高，因此也需要匹配。本设计中由于只有一个电阻所以不用考虑电阻的匹配，只需在电阻的左右两边加上Dummy。电容相对较为复杂，不同的电容有不同的连线方式常见的有MOS电容和平行板电容等。本设计中出现的是平行板电容，电容的宽长尺寸在项目中是可以可以根据版图设计者的要求更改的，前提是电容容值不变的情况下。平行板电容分为上极板和下极板，上下极板的是不同的金属层，可以结合电路中器件的属性查看，再进行连线。电容电阻上不要走线和打孔REF_Ref71539351\r\h[18]。最后运放的每个部分用金属线连接起来，打上标签，将Ring接上电位，运算放大器的版图完成，图4.4。图4.4运算放大器版图截图(2)数字版图部分本设计中的数字模块只有一个反相器和一个与门，版图绘制比较简单。数字版图中一般金属线走线可以使用最小线宽，由于性能要求不高所以可以在MOS管上走线。数字版图中的StandardCell（标准单元）需要做成同样的高度，并且保证在后续调用可以拼接到一起的同时也不会出现DRC错误。图4.5和图4.6分别是反相器和与门的版图REF_Ref71539372\r\h[19]。图4.5反相器版图截图图4.6与门版图截图以上几个模块完成后，最后一步就是将这几个模块在顶层连接起来，要注意将电源线和地线加宽，提高金属线对电流的承载能力，设计好出Pin位置避免产生回路。最终完成低功耗窗口比较器的版图设计，如图4.7。在版图绘制的过程中要擅于运用TEXT层对器件做出标识，标识出每个器件的名称和关键连线的名称，这样既方便了后续验证时的修改，也能方便他人在看版图时，能够轻松找到所需要的器件或关键信号线。图4.7低功耗窗口比较器版图截图4.4匹配原则及作用所谓的元器件匹配就是使各个器件周围的环境和匹配器件的变化是基本相同的。影响匹配的因素有很多，小元器件边缘形状不规则会影响匹配效果，如果尺寸太大则会产生寄生电容；横向工艺不同，接触孔的位置会影响器件的匹配效果等。因此总结出来匹配原则REF_Ref71539421\r\h[20]：(1)器件尽量靠近放置。芯片不同位置的工作环境温度不同。(2)器件方向一致，最佳匹配元件的形状尺寸应完全相同且方向一致。(3)要注意邻近器件的摆放。(4)选择一个中间的值作为根器件。(5)采用指状交叉方式。(6)用虚设器件（Dummy）包围起来。在匹配过程中通常会增加一些电路上没有的器件做Dummy。加入Dummy器件可以防止刻蚀不足和可是过度保证匹配器件周围环境相同，避免曝光而影响到关键图形的尺寸。(7)保证对称性。器件对称，连线也要注意对称，使用同一层次、同样长的金属线。(8)避免金属线穿过匹配精度要求较高的晶体管。匹配精度最高的是三极管，对于差分器件，要采用相同根器件的倍数W/L，采用对称或者中心对称以满足匹配精度要求；采用井字连线，匹配寄生参数；加屏蔽金属环，隔绝电磁感应。4.5本章小结本章对低功耗窗口比较器的版图开展了设计，并讨论了模拟集成电路版图设计的原则及版图设计的注意事项，还阐述了版图设计中经常出现的天线效应、闩锁效应、寄生电阻和寄生电容对整个电路的影响及如何减少或避免这些情况的出现。本章着重分析了低功耗窗口比较器原理图中的差分电路的匹配、电流镜电路的匹配、电阻和电容的版图设计方法，并给出了局部的版图截图，最后还对如何进行匹配做了详细的介绍。接下来会对版图验证进行分析。第5章低功耗窗口比较器版图验证5.1低功耗窗口比较器版图DRC验证DRC验证是版图设计规则检查，检查版图是否符合设计规则。DRC验证的步骤如下：(1)首先要生成GDS文件，在Virtuoso窗口，点击File—Export—StreamOut，打开生成该文件的界面，如图5.1，Library浏览选择所需生成GDS文件的版图，StreamFile填写生成GDS文件的名字，点击Apply，生成GDS文件REF_Ref71539421\r\h[20]。图5.1导出GDS文件窗口截图(2)打开低功耗窗口比较器版图，点击Calibre—RunDRC，如图5.2，DRCRulesFile栏选择DRC的验证文件，DRCRunDirectory栏选择存放过程文件的路径，避免当前路径下文件过多是文件夹杂乱无章。Inputs模块中layoutfile选择之前生成的GDS文件，然后点击RunDRC，进行DRC验证，或者Layout中勾选Exportfromlayoutviewer，就可以自动生成GDS文件，这样就可以免去第一步自己手动生成GDS文件的步骤。图5.2DRC验证设置窗口截图(3)弹出DRC验证的结果，可以根据提示的错误进行修改，如果是手动生成的GDS文件，每次修改完后需要将版图保存，重新生成GDS文件，然后运行DRC，查看结果，直到最后DRC通过。版图DRC最后有7个错误，如图5.3，分别是Metal1、Metal2、Metal3、Metal4、Metal5、Metal6、CTM的密度问题，可暂时忽略。图5.3低功耗窗口比较器版图DRC验证结果截图DRC的验证范围包括：间距、宽度、打孔、交叠、密度等等。版图设计过程中出现的几种典型DRC错误如下：(1)最小间距问题。这种错误主要是由于版图绘制过程中金属线或者打孔时距离测量错误；移动某些器件或模块时出现失误导致的；也有可能是在版图绘制时层次选择错误层次；模块与模块在进行对齐时没有对齐；模块重新调用时位置改变；也有可能是改变其他错误时修改版图导致。这种最小间距的错误在DRC验证时出现最为频繁，但通常也比较容易修改。(2)最小宽度问题。这种错误主要是由于版图绘制过程中不同层次走线时未调整走线宽度或者没有认真阅读DesignRule就开始着手画版图导致的。最小宽度还包括一些孔的尺寸问题，这就要求我们在打孔时检查是否符合规则。(3)最小伸出问题。这种错误主要是由于MOS器件在制作过程中未把握好尺寸所导致。若伸出长度未达到要求，不仅会导致本身出现错误，也可能会出现一些与之相连的金属出现间距问题及其他问题等。在验证DRC时，弹出的Summary窗口，其中会显示在版图中出现设计规则错误的具体位置，点击后，会有高亮把错误的地方标识出来，可以很快地找到错误并修改。对于密度错误，通常在一个项目中最终会在顶层统一修改，因此在小模块中可以暂时忽略。结合上述讨论，所有的DRC错误，在设计规则中都有详细说明。再开始一个项目时一定要认真阅读，在布局布线之前一定要思考尽可能设定好所有的尺寸间距问题，减少不必要的错误，减少DRC验证所需要的时间，也可以避免因为后续修改出现新的LVS错误。5.2低功耗窗口比较器版图LVS验证(1)生成网表文件。在Virtuoso窗口，点击点击File—Export—CDLOut，弹出网表设置窗口，如图5.4。TemplateFile填入“.”代表当前路径，点击LibraryBrowser选择需要生成网表的原理图，OutputCDLNetlistFile输入生成网表文件的名字，RunDirectory输入网表存放的路径，点击OK，当弹出窗口显示已经生成成功，则代表生成网表成功。后续可通过vi编辑器查看网表。图5.4导出Netlist文件窗口截图(2)打开低功耗窗口比较器版图，点击Calibre—RunLVS，弹出LVS验证设置窗口，如图5.5，LVSRulesFile选择LVS的验证文件，LVSRunDirector选择存放过程文件的路径。Inputs模块中选择之前生成的GDS文件，Netlist栏SpiceFiles填入之前生成的网表文件，完成后点击RunLVS，进行LVS验证。图5.5LVS验证设置窗口截图(3)弹出LVS验证的结果，可以根据提示的错误信息进行修改，可以点击错误信息查看坐标，版图或者原理图中就会提示相应的错误器件或者某一根连线的具体位置，有高亮或闪烁标识出来，然后检查器件的连线等对进行修改。直到最后LVS验证通过,如图5.6，当出现绿色笑脸则代表版图LVS验证通过。图5.6低功耗窗口比较器版图LVS验证结果截图LVS验证是对版图和原理图一致性的检查。LVS验证范围包括：端口信息、器件尺寸、器件类型、连线关系，衬底电位。LVS验证需要有正确的LVSRulesFile，LVSRunDirectory以及正确的网表文件。在LVS验证过程中，版图中出现所有的连线关系，短路断路，器件尺寸等错误都会显示出来，LVS也会把错误信息描述出来，以便修改。版图设计中经常出现的几种LVS错误：衬底没有连接。在绘制版图时有时会忘记连接衬底。或者因为没有认真查看原理图中背栅的连接方式，从而默认把PMOS的衬底与电源连接在一起，NMOS的衬底与地相连，这样就会出现LVS错误。(2)器件断路和短路。形成断路通常有几种原因：一是由于漏连，二是由于在用金属线连线时有时，金属线与金属线之间或金属线与器件之间没有完全连接，存在一个很小的空隙，没有被发现从而形成了断路。短路形成的原因有：一由于失误使两个不该相连的线连接在一起引起的，二是电源和地断路，这个情况检查起来较为复杂。以上情况都需要对应原理图仔细检查并修改。(3)外部Guardring未接电位。版图设计中会将不同的Cell调用出来，摆到相应位置，器件连接完成后很容易忘记将连接相同电位环连接到一起，未接的部分就相当于没有连接电源和地，LVS就会报错。所以在版图摆好以后，一定要检查外部环是否连接。结合上面列出的问题总结出，在画版图时要认真分析电路结合电路，做好FloorPlan，使电流流向流畅，金属线走线清晰明了，这样可以方便LVS验证改错。并且连线时要认真仔细，器件对应准确，不要错连、漏连、多连，尽量减少不必要的麻烦。5.3本章小结本章描述了对版图进行DRC验证和LVS验证的步骤，包括怎样导出GDS和网表文件。并且针