数字电路电子教案主编徐新艳63课件

新编21世纪高等职业教育信息类规划教材《数字电路》电子教案主编徐新艳第3章组合逻辑电路学习目标1．了解组合逻辑电路的分析方法、设计方法。2．理解编码器、译码器、数据选择器/分配器等常用组合逻辑电路的基本概念，掌握它们的功能及使用方法。3．了解克服竞争与冒险的方法。第3章组合逻辑电路组合逻辑电路在任意时刻的输出信号的逻辑值仅取决于该时刻输入信号逻辑取值的组合，而与电路原来所处的状态无关。组合逻辑电路一般有若干个输入端，一个或若干个输出端。3.1组合逻辑电路的分析3.2组合逻辑电路的设计3.3常用的组合逻辑电路3.3.1加法器3.3.2编码器和优先编码器3.3.3译码器3.3.4数值比较器3.3.5数据选择器与分配器3.3.6算术逻辑单元第3章组合逻辑电路3.4组合逻辑电路的竞争与冒险3.3.1竞争与冒险3.3.2冒险的判断3.3.3消除冒险的方法3.1组合逻辑电路的分析分析组合逻辑电路的步骤如图所示。

组合逻辑图逻辑表达式最简表达式确定电路功能真值表推导化简列表分析例3-1分析图示逻辑电路。解：根据逻辑图，写出输出S和C的表达式S=A

B；C=AB

根据表达式列真值表。分析表可见，若把A，B看成是两个1位二进制数，S就是二者之和，C是进位。该电路只考虑本位两数相加的和以及向高位的进位，不考虑低位进位，称之为半加器。3.1组合逻辑电路的分析ABCS0000010110011110例3-2分析图示电路。解：由图知F1

＝A⊙B；F2

＝C⊙D；F＝F1⊙F2列真值表。可见，当输入A,B,C,D中1的总个数为奇数时，输出F为0；反之，F为1。所以F逻辑取值反映了四个输入信号中含1的总个数是奇数，还是偶数，因此，该电路实现了4位奇偶校验功能，被称为4位奇偶树或奇偶校验电路。

3.1组合逻辑电路的分析ABCDF1F2F0000111000110000101000011111010001001010010110001011101010000101001001101000110110101100111110110011101001111111设计组合逻辑电路的步骤如图所示。

逻辑表达式化简变换真值表逻辑图分析功能要求规定输入输出变量消除冒险3.2组合逻辑电路的设计例3-3试设计一个全加器。解：与半加器相比，全加器要考虑低位来的进位。设：全加器用于二进制数第i位的运算，Ai,Bi为加数，Ci为低一位来的进位输入，Si为本位和，Ci+1为向高一位的进位，全加器的真值表如表所示，由真值表得

Si

＝Ai

Bi

CiCi+1＝AiBi

＋(Ai

Bi

)Ci3.2组合逻辑电路的设计输入输出AiBiCiCi+1Si0000000101010010111010001101101101011111根据所得全加器表达式Si

＝Ai

Bi

Ci

；Ci+1＝AiBi

＋(Ai

Bi

)Ci画全加器逻辑图如图（a）所示。图（b）是其逻辑符号，“总限定符号”“∑”表示输出是对输入信号的求和运算。3.2组合逻辑电路的设计3.3常用的组合逻辑电路3.3.1加法器依次将低位全加器的进位输出端接到高位全加器的进位输入端，可以实现多位加法运算。3.3常用的组合逻辑电路3.3.1加法器1、串行进位加法器图示为4位加法电路。由于每一位相加结果必须等到低位进位产生后才能建立，因此这种结构称作逐位进位加法器或串行进位加法器。3.3常用的组合逻辑电路3.3.1加法器1、串行进位加法器串行进位加法器的优点是电路结构比较简单，缺点是运算速度慢。为克服速度慢的缺点，可以采用超前进位加法器。

3.3常用的组合逻辑电路3.3.1加法器2、超前进位加法器超前进位是考虑加到第i位的进位输入信号由两个加数A、B在第i位以前的各位状态共同决定，也就是说第i位的进位输入信号Ci可由Ai－1Ai－2…A0和Bi－1Bi－2…B0直接运算，如图所示，而无需再从最低位开始向高位逐位传递进位信号。74283是采用超前进位的4位加法器，逻辑符号如图所示。

∑QPA0B0C3A1A2A3C0S3B1B2B30033COCIS0S1S213145314126215971110VCC：16；GND：8∑033.3常用的组合逻辑电路3.3.2编码器和优先编码器

1．编码器（1）编码用文字、符号或数码表示特定对象的过程。（2）编码器能够完成编码的电路。（3）编码器的特点有多个输入端、多个输出端，每一个输入端线代表一个数符，而全部输出线状态代表与某一个输入数符相对应的二进制代码。在任意时刻编码器只能有一个输入端有信号输入。例3-4设计一个八进制-二进制编码器。解：根据题意可知，输入八个数字0～7，分别用A0～A7表示；输出二进制数应为3位，分别用F2,F1,F0表示。列编码真值表（简称编码表）如表所示。

3.3常用的组合逻辑电路输

入输出A0A1A2A3A4A5A6A7F2F1F01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111根据编码表可求得：F2＝A4＋A5＋A6＋A7；F1＝A2＋A3＋A6＋A7；F0＝A1＋A3＋A5＋A7用或门实现编码器，画逻辑图如图所示。由于该编码器有8个输入端，3个输出端，所以又称为8-3线编码器。3.3常用的组合逻辑电路3.3.2编码器和优先编码器

2．优先编码器允许几个信号同时输入，但电路只对其中优先级别最高的一个信号编码，即优先编码的编码器。例3-5分析10-4线优先编码器74147。下图所示是74147逻辑符号，下表所示是其功能表。

HPRI/BCDVCC：16；GND：83214567898421111213123451014679十进制数输入输出9××××××××001108×××××××0101117××××××01110006×××××011110015××××0111110104×××01111110113××011111111002×0111111111011011111111111001111111111111解：分析图表，147输入低电平有效，大数优先编码，BCD反码输出。电路将9线数据进行4线8421BCD大数优先编码，并输出反码。编码器省略了0数据输入线，原因是当～均为高电平时，编码器认为输入信号为数据“0”，因此，输出十进制数0的BCD反码，相当于十进制数0被编码。下图所示为8-3线优先编码器74HC148的逻辑符号：8位输入，3位二进制编码输出，输入、输出均为低电平有效。各门输入端小圈不仅表示逻辑非，还表示是以逻辑0电平作为有效工作电平。为了扩展功能，电路增加了使能输入端（低电平有效）、优先编码标志输出端（低电平有效）、使能输出端EO（高电平有效）。功能表如下表所示。输

入输出1××××××××11111011111111111100×××××××0000010××××××01001010×××××011010010××××0111011010×××01111100010××011111101010×01111111100100111111111101利用使能端可将多片编码器连接起来，扩展线数。例如，用两片74HC148实现16-4线优先编码，连接图如图所示。3.3常用的组合逻辑电路3.3.3译码器译码是编码的反过程。译码是将给定代码转换成特定信号或另一种形式的代码。完成译码的电路称为译码器，也称解码器。3.3常用的组合逻辑电路3.3.3译码器1．二进制译码器二进制译码器又称全译码器，它有N个输入端，2N个输出端，把N个输入视为二进制数，对应每一种输入取值组合，只有一个输出端是有效电平，其它输出端均为无效电平。3.3常用的组合逻辑电路图示是2-4线译码器逻辑图，输入为A1、A0，输出为Y0～Y3，译码表如表所示。可见，当A1A0由00→01→10→11时，Y0～Y3轮流输出高电平，即译码器输出高电平有效。

输入输出A1A0Y3Y2Y1Y0000001010010100100111000图示是3-8线译码器74LS138的逻辑符号，输入为3位二进制数，有8个低电平互斥的输出。使能控制，E1高电平有效，、低电平有效。功能表如下表所示。使能控制输入输入输出×1××××11111111××1×××111111110×××××111111111000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110BIN/OCTVCC：16；GND：8421＆EN654312354611107915141312A1A0A2E10127利用两片74LS138可以实现4-16线译码功能，如图所示。图中，4位输入为ABCD，A为最高位。当A＝0时，片①工作；A＝1时，片②工作。BIN/OCT①421＆EN6543CDB0127BIN/OCT421＆EN6543A01271②利用全译码器作地址译码器来选通芯片的示意图。

3.3常用的组合逻辑电路3.3.3译码器2．码制变换译码器码制变换译码器能将一种码制（或数制）的代码转换成另一种码制（或数制）的代码。通常码制变换器的输出端数M＜2N（N为输入端数），所以又被称为部分译码器。74LS42是4-10线译码器，可以接收高电平有效的4位8421BCD码输入，并提供10个互斥低电平有效输出，若输入二进制码大于9，则所有输出均为高电平。功能及逻辑符号如下。BCD/DEC地：8VCC：1642165431514131256971234A1A0A2A301278891011十进制BCD码输入输出逻辑符号A3A2A1A0000000111111111100011011111111200101101111111300111110111111401001111011111501011111101111601101111110111701111111111011810001111111101910011111111110无效码1010全部为11011110011011110111174LS42也可作3-8线译码器，这时最高位输入A3端作为使能端，功能及逻辑符号示于如下。BIN/OCT421EN6543A1A0A2A30127选通端输入输出逻辑符号A3A2A1A0译码00000111111100110111111010110111110111110111110011110111101111110111101111110111111111110禁止译码1000全部为10010100111001011101113.3常用的组合逻辑电路3.3.3译码器3．显示译码器显示译码器能将输入代码译成相应的高低电平，并利用此电平驱动数码显示器件。3.3常用的组合逻辑电路3.3.3译码器3．显示译码器（1）数码显示器数码显示器种类很多，如半导体显示器LED，液晶显示器LCD，荧光数码管等。①LED显示器常见的七段LED显示器外形如图所示。

七段LED显示器由a，b，c，d，e，f，g七个发光二极管做成条状，按8字形排列组成（考虑小数点DP，实为八段），二极管连接有共阴与共阳极两种，见图。共阴极连接对应阳极接高电平时字段发光，共阳极连接对应阴极接低电平时字段发光。显示效果如下图。abcde

fg0123456789101112131415①LED显示器LED数码显示器具有工作电压低、响应速度快、色彩鲜艳（发红光、绿光及其中间色光等）、亮度较高、寿命长、工作稳定可靠等优点，缺点是工作电流较大。②液晶显示器没有外加电场时，液晶分子按一定取向整齐排列，如图（a）所示，液晶呈透明态，射入的光线大部分被反射电极反射回来，显示器呈灰白色。在电极上加电压，液晶分子因电离而产生正离子，这些正离子在电场作用下运动并碰撞其他液晶分子，破坏了液晶分子的整齐排列，见图（b），使液晶呈混浊状，射入的光线散射后仅有少量反射回来，因此显示器呈黑灰色。如果将七段透明的电极排成8形，如图（c）所示，只要选择不同的电极组合并加以正电压，便能显示出各种字符来。玻璃盖板透明电极入射光线反射电极液晶层（a）（b）透明电极反射电极（c）②液晶显示器为使离子撞击液晶分子的过程不断进行，通常在液晶显示器两电极上加以30~100Hz的交流方波电压。对交流电压的控制可用异或门实现，如图(a)。ui是外加固定频率的方波。当A＝0时，液晶两端电压uL＝ui－uo＝0V，显示器不工作，呈灰白色；当A＝1时，uL为对称方波，显示器工作，呈黑灰色。各点电压波形如图(b)。②液晶显示器液晶显示器的最大优点是功耗极小，每平方厘米的功耗在1

W以下。工作电压也很低，在1V以下仍能工作。因此，液晶显示器在电子表以及小型便携式仪器、仪表中得到了广泛的应用。但是，由于它本身不发光，仅仅靠反射外界光线显示字形，所以亮度很差。此外，它的响应速度较低（在10～200ms范围），限制了它在快速系统中的应用。（2）显示译码器配合七段显示器有专用七段译码器。74LS47是直接驱动共阳极显示器的显示译码器，它是4线-七段译码器/驱动器，A3A2A1A0为4线输入；～为七段输出，低电平有效。（2）显示译码器74LS47逻辑符号及功能表如下所示。BIN/7-SEG[T1]4A0A1A2A3≥11＆8CT=0V202G21a20,211312b20,21111091514c20,21d20,21e20,21f20,21g20,217126354VCC：16；GND：8十进数或功能输入输出A3A1A1A001100001000000111×00011100111121×00101001001031×00111000011041×01001100110051×01011010010061×01101110000071×01111000111181×10001000000091×100110001100101×101011110010111×101111100110121×110011011100131×110110110100141×111011110000151×111111111111消隐1×××××01111111脉冲消隐10000001111111试灯0×××××10000000（2）显示译码器利用灭零输出与灭零输入信号相配合，在多位显示时消去混合小数的前零和无用的尾零。（2）显示译码器例3-7画出74LS47驱动数码管LA5011的1位数码显示电路，且显示小数点。解：LA5011引脚为上下排列，序号如图（a）所示。它是共阳极显示器，发红光，电源电压5V，驱动电流10～20mA。74LS47为反码输出，OC输出结构，最大工作电压15V，能为各显示段提供达24mA电流，工作时需外接上拉电阻。根据上述分析，画电路如图（b）所示。3.3常用的组合逻辑电路3.3.4数值比较器数值比较器是用来比较两数大小的运算电路。3.3常用的组合逻辑电路3.3.4数值比较器1．1位数值比较器两个1位二进制数A和B比较的结果有三种：A等于B；A大于B；A小于B。设比较输出分别为(A＞B)o；(A＜B)o；(A＝B)o，且为高电平互斥变量，可列出真值表。AB(A＞B)o(A＜B)o(A＝B)o000010101010100110013.3常用的组合逻辑电路3.3.4数值比较器1．1位数值比较器1位数值比较器逻辑图及逻辑符号如图所示。3.3常用的组合逻辑电路3.3.4数值比较器2．多位数值比较器多位数值比较时先从高位起开始比较，高位能比较出大小，便可立即做出结论。若高位相等，再去比较次高位。74HC85是4位数值比较器。A3～A0和B3～B0是两个相比较4位二进制数的输入；(A＞B)i，(A＜B

i，(A＝B)i是级联输入，在多片连接时与低位片输出端相连；(A＞B)o，(A＜B

o，(A＝B)o是总比较结果输出。比较输入级联输入输出A3，B3A2，B2A1，B1A0，B0(A＞B)i(A＜B)i(A＝B)i(A＞B)o(A＜B)o(A＝B)oA3＞B3××××××100A3＜B3××××××010A3＝B3A2＞B2×××××100A3＝B3A2＜B2×××××010A3＝B3A2＝B2A1＞B1××××100A3＝B3A2＝B2A1＜B1××××010A3＝B3A2＝B2A1＝B1A0＞B0×××100A3＝B3A2＝B2A1＝B1A0＜B0×××010A3＝B3A2＝B2A1＝B1A0＝B0100100A3＝B3A2＝B2A1＝B1A0＝B0010010A3＝B3A2＝B2A1＝B1A0＝B0001001COMP>QPA0B0(A>B)iA1A2A3(A=B)i(A<B)iB1B2B3003=<3P>QP=QP<Q(A>B)o(A=B)o(A<B)o56710121315234911114VCC：16；GND：8利用级联端，可以扩展数值比较器比较位数。例如，两片74HC85按图级联，可以对两个8位二进制数比较。两8位数码同时加到比较器输入端，低4位比较结果送到高4位比较器级联输入端，比较的最后结果由高4位数值比较器输出端输出。COMP>QPA0B00A1A2A310B1B2B3003=<3P>QP=QP<QCOMP>QPA4B4(A>B)oA5A6A7(A=B)o(A<B)oB5B6B7003=<3P>QP=QP<Q3.3常用的组合逻辑电路3.3.5数据选择器与分配器1．数据选择器数据选择器是一种多输入、单输出组合逻辑电路，能在控制信号作用下，从多路数据中选择一路传输，也称多路调制器或多路开关。常用的数据选择器有2选1，4选1，8选1，16选1等。图（a）所示是4选1数据选择器逻辑图，其作用相当于一个单刀四掷开关，示意如图（b）所示。图（c）是其逻辑符号。D0～D3为数据输入端，其个数称为通道数；A1、A0是控制信号或称地址输入信号、地址码。地址输入端数M与通道数N应满足N＝2M。根据地址信号A1、A0的取值组合，输出Y选取D0～D3中1路数据传输；使能端又称选通端，低电平有效。3.3常用的组合逻辑电路3.3.5数据选择器与分配器2．数据分配器能将1路输入变为多路输出的组合逻辑电路称为数据分配器，又称多路解调器。其功能与数据选择器相反，能将串行输入数据转变为并行输出数据。图（a）为4路数据分配器逻辑图，功能相当于图（b）所示单刀四掷开关，D是被传输数据输入端；A1、A0是地址码输入端；Y0～Y3是数据输出端。当1路数据送至D端，若地址码依次为00→01→10→11，数据便可分别从Y0，Y1，Y2，Y3依次输出。图（c）是其逻辑符号。若将A1、A0看作译码器的输入端，D看作译码器的使能端，上图所示逻辑图与2-4线译码器完全一样。因此，任何带使能端的全译码器都可作为数据分配器使用。3.3常用的组合逻辑电路3.3.5数据选择器与分配器3．双向开关数据选择/分配器称为双向开关。它既可作数据选择器，又可作数据分配器。图示是双向开关CC4051的逻辑符号。CC4051为三态工作，使能端低电平有效；A2,A1,A0是地址码输入端；D0～D7是数据输入/输出端；D8是数据输出/输入端。3.3常用的组合逻辑电路3.3.5数据选择器与分配器4．数据选择器分配器应用举例（1）数据串并行转换EN2143A2A0A3070MUXG913111865432D0D1D2D3D4D5D6VCC：24；GND：126547A11510D78232120191817D8D9D10D11D12D1322116D14D15111291015141333.3常用的组合逻辑电路3.3.5数据选择器与分配器4．数据选择器分配器应用举例（2）总线传输3.3常用的组合逻辑电路3.3.5数据选择器与分配器4．数据选择器分配器应用举例（3）实现逻辑函数EN230A070MUXG1D10YD10F＝Y654B2DDC3.3常用的组合逻辑电