【《基于gm-Id设计方法的电荷放大器研究与实现》13000字】

1基于gm-Id设计方法的电荷放大器研究与实现第一章：绪论 2 21.2研究现状及发展趋势 2第二章：电荷放大器设计方法的基本理论 32.1传统设计方法简述 32.2折中与优化 3 5 5 53.3gm/Id设计方法背景——MOS管工作特性 6 13.5gm/Id曲线的电路仿真图 第四章：电荷放大器原理及利用gm/Id设计方法设计电荷放大器 24.1电荷放大器的原理 4.2电路分析 4.3仿真分析 5.1版图设计需要考虑因素 285.2版图设计中需要注意事项 295.3整体版图绘制 30 2第一章：绪论在非电学物理量(例如，振动、压力声强等)的测量和采集过程中，输入信号大多是微小的振动，在现实生活中，这类微小输入通常使用压电加速度传感器采集，由获得的加速度来衡量。压电加速度传感器的输出想要用于后续的放大、处理等流程，就必须经过电荷放大器进行转换。由于压电式加速度传感器在各个领域的测量和控制技术中得到大量应用，所以作为与压电加速度传感器相匹配的二次仪表设备，电荷放大器的设计对于实际测量应用是至关重要的。在压电式加速度传感器中，输出电荷量难以检测，以至于对整个测量电路的测量精度要求比较严格。一般来说，测量电路的输入阻抗很小，因此电荷在流经测量电路时，会极快地被泄露出去，后续电路无法检测到输入，从而产生误差，这将限制压电式加速度传感器的应用。因此，依据此理论框架深入探究可得出对其测量电路的研究是十分重要的。在测试传感器的系统中，先后有两种类型的测量电路，即电荷放大器和电压放大器，由于后者的电压随距离的变化迅速反应，从而存在的测量上的弊端，从20世纪60年代起基本被前者取代。电荷放大器的测量结果不受电缆分布电容的变化的影响，即在测量数据和确定尺寸时，缆线类型和尺寸的改变，不影响仪器的灵敏度。因此据此优势，电荷放大器可以适用于各种改变电缆长度的情况，尤其是在实际生活中长达数千米的测量中非常实用。当下，随着科学的发展，这在一定程度上代表了电荷放大器的研究已经走向超低频范围。目前，几乎所有应用于实际电路的电荷放大器都是国外测试设备制造商的产品，但价格昂贵，但是市面上国内产品基本不符合参数要求。如今，相关电路理论已经完善，性能参数也相应得到了提高，其价格阻挡压电式加速度传感器的大范围应用。3第二章：电荷放大器设计方法的基本理论的结构，这在某种程度上暗示了但关于直流电流的选择和每个晶体管尺寸的确寸(陈晓东，张文博，成俊羽，2022)。但是在设计过程中，根据参数计算出的MOS管尺寸往往与最终值偏差很大，在此情况下，设计人员不可避免需要反复等反型层的晶体管，这在一定层面上揭示可以对直流和交流MOS晶体管的反型层级别增加而减小，所以中等反型层的发展逐渐成为重中之重。在传统的BJT电路设计中，一旦集电极电流确定，其余参数都确定，但在4本文的研究成果不仅在理论上有所突破，而且在实际应用中也展现出了更高的准确度和可靠性。当使用8m/ID方法时，为了保证最大化折中结果，需要对MOS晶体管全部沟道长度以及所有工作区域进行遴选。对长沟器件而言，当8m/Ip值较大时，偏置在弱或中等反型层，这在一定程度上预示了此时可以优化低反型层系数来最大程度调整各项参数，这被称为直流和低频优化(付雅楠，成奇瑶，2021);与此相对应，当短沟器件在强反向层中工作时，可以调整高反向层系数进行优化，以最大限度地提高带宽，并最大限度地减少短通道器件的交叉传导失真，这被称为交流5第三章：gm/Id设计方法的提出EKV模型是一种应用于MOS晶体管电路的低电压、低电流的模型。所有信号变量，在EKV中涵盖所有的工作区域，故对于这个模型的所有方程是连续的，其中Vch是沟道电压，当栅极电压确定，V,对应反型层电荷为零时的Vch数值，是Vch的特殊值(孙艺萌，邱瑞安，2020)。Vp只栅极电压决定，所以可以将Vp视作栅极电压对于沟道所产生影响的标志。在EKV模型的基础上，衍生出了8m/Ip设计方法，其本质是查找表格，其通过对建模的晶体管进行扫描，从而绘制出不同尺寸参数下的gm/8。-8m/Ia、fr-gm/Ia和Ia/W-gm/Ia曲线族，对MOS器件工作在哪个工作区进行分析，然后根据需求确定电路结构以及性能参数，甄别出工作性能最好的反型区，进而在确定次要参数后，通过查表确定器件的关键尺寸。上文提及的曲线族对应的图像，是在CadenceVirtuoso软件中，从这些讨论中明白对MOS器件扫描多种参数变量，例如，不同栅源电压、不同频率、不同宽长比、不同栅宽等，运用ADE仿应考虑在电荷放大器电路设计中衬底效应的影响，本文中所讨论的MOS晶体管的特性曲线均是在Vs=VB=0V条件下得到的，未考虑衬偏效应的影响。为保障研究结果的可靠性和可信度，本文首先通过广泛搜集国内外相关领域的文献资料，系统梳理了当前研究的前沿动态和理论基础。在此基础上结合研究主题，精心设计了科学合理的研究方案包括数据收集方法、样本选取标准以及分析框架。为确保数据的准确性和完整性，本文采用了多种数据来源进行交叉验证直接反映了研究对象的真实情况，在数据分析过程中，本文运用了先进的统计分析工具和方法对数据进行了严谨的处理和解读，确保研究结论的科学性和客观性。同时还对研究过程中可能出现的误差和偏差进行了敏感性分析，进一步增强了研究结果的稳健性。8m/Ip设计和优化方法相比传统设计方法更为容易使用，它建立在经典的手工分析方法的基础上，使用SPICE生成的查找表消除了手工分析和复杂晶体管行为之间的差距。同EKV模型一样，在所有工作区域内，不论晶体管尺寸还是信号参量变化，都可以使用同一种方法推导，借此简化电路的设计过程。通过6完全崩溃。成复杂的计算和对参数反复调整(郑淑芳，许俊天，2021)。图3-1漏极电流与栅源电压关系7在传统电路设计中，强反型区是应用最为广泛的MOS器件工作区反型区，沟道在强反型层条件下存在，漏极处的漂移电流起主导作用。根据上文提及的符号名称阈值电压VVVμcm²/V●sλ式(3-1)只有在Vcs≥VT,或者要求漏源电压VDs大于其饱和值时才成立。8研究受到了何其飞教授工作的启发，但本文也在多个环节中融入了自己的创新根据上式(3-1),这在一定程度上确认了可以求出强反型层的跨导为由(3-1)和(3-2)此可得强反型层的跨导效率为：由(3-3)可以看出，强反型层的跨导效率只与VEFF=VGs-V有关，跨导8mMOS晶体管偏置在强反型层时，如此能够看出随着反型层的增加，跨导率致理想情况下的平方律模型不适用于强反型时的漏极电流(陈亚军，孙倩9当VGs≤V时，晶体管中并未形成强反型区，所以此时漏极电流为零。如图3-1所示，反型区内存在的电荷数与随着栅源电压值正相关，图中纵坐标为对数浓度又与栅极电压有关系。由此可以推导得到晶体管在饱和区的Id-Vds的函数关系。如果再将载流子速度饱和效应加到模型中，会导致Id和gm的减小。当MOSFET的栅极电压较小时，栅下界面处于弱反型状态，反型层很薄，沟道中符号名称单位耗尽层的厚度氧化层的厚度耗尽层电容氧化层电容n亚阈值斜率因子这在某个角度上证明了一般情况下，CD/C。x=1/3=n-1约等于0.2,n为亚阈值斜率因子，数值一般在1.2~1.5之间，且与偏置电压有关，不是一个固定的MOS管的跨导为带入式(3-4)求出为：从上面的推导，MOS晶体管弱反型层的跨导8m和跨导效率8m/ID,与器件尺寸和工艺参数完全无关，而对于一个给定的温度和n值，跨导8m只与直流偏置电流ID有关。在弱反型区，由于IDs与VGs之间为指数关系，这在一定层面上揭示可以获得理想的高跨导效率。在弱反型区，如果想要获得较大的MOS管的形状系数S=W/L,需要满足栅面积足够大的条件，同时还要求较高的栅电容以中等反型层的有效栅源电压在-72mV到+225mV之间，且在中等反型层，无论是经典的漏极电流与栅源电压的二阶饱和区公式还是I-V特性曲线都不符合实缺，由于其特有的高的跨导效率8m/ID和对速度饱和效应不敏感的优势而在与强当MOS晶体管偏置工作在强反型区时，晶体管的尺寸比弱、中等反型区更管的特征频率fr与与寄生电容成反比，跨导成正比，因此当MOS管偏置在饱和区时，fr的上限会增加，相应的，8m/Ip会减小，有可能会低于6V-¹,而在同一温度下，二极管的8m/Ip值大约为40v-¹。随着外界的偏置条件的变化，MOS管从强反型区转向为弱反型区时，电流显著减小，并且fr也减小，寄生电容增加(邹天羽，朱静怡，2022)。MOS管设计、应用与发展由于对低功耗的要求越来越严格在如今变得非常重要(龚熙茜，贺志润，2018)。3.4gm/Id设计方法的具体实现这种设计方法的核心是建立起晶体管跨到效率(8m/ID)与标准化电流Ip/(W/L)的函数关系。由建立的函数关系绘制图像，可以性能参数，例如面积WL和各工作区域之间的界限。8m/ID设计方法最显著的优所有工作区域的8m/IpvsID/(W/L)曲线会下降的更快。8m/ID是以指数坐标衡路设计要求。其次，栅极电压VG和过驱动电压VGs-VT的数值都比较低，这种现通过对研究对象的深入剖析和多维度检验本文不仅验证了初始假设的可靠性还现在讨论不同8m/Ip条件下的三个区域的限制条件及因素：WI是当上式中的i,<<1时，gm/ID≥1/nU;SI是当上式的is>>100时得到漏极电流大小，一旦考虑二阶效应上式将不符合模型特征。对于本文所用到的划分为：8m/ID<10,在弱反型区；10≤8m/ID<20,处于中等反型区；整晶体管尺寸。可以建立通过栅、源、漏三极电压和宽长比W/L建立MOS晶函数f一般被定义为标准化电流i=Ip/(W/L),根据式(3-8)和(3-9)我们可以推出跨导效率的公式为：一化)电流i=ID/(W/L)不会发生变化。所以8m/Ip与且只与标准化(归一化)电立于晶体管的长和宽。综上，8m/Ip会随着晶体管的W,L变化而变化。增大跨导gm的目的，就必须调整晶体管宽度W,这样上文建立的标准化电流i=Ip/(W/L)函数关系式的值就不受影响。这在一定程度上代表了但在调整沟道宽度W的同时，也随之感应出寄生电容，寄生电容一旦增加就会减小晶体管只有在中等反型层，才能达到带宽和功耗之间(fr→ID)最理想的平衡。本文由式(3-10)可以推出，VDs参数的改变对8m/ID曲线没有影响，图3-5也结果，所以需经仿真验证8m/ID曲线与仿真工艺角的相关性，结果如下图3-6所示，工艺角改变，曲线没有明显变化。综上所述，所以图3-5和图3-6均说明了利用8m/Ip设计方法设计电路的可靠性。电容一旦增加就会减小晶体管的截止频率fr,在截止频率时，MOS晶体管增益为1。MOS器件的电流参数主要由栅氧化层电容Cx决定，总的栅氧化层电容Cox=WLCx,由总氧化层电容和面积决定。这在某个角度上证明了当总氧化层输入电容Ccs在最小沟道长度Lmin的情况下，可以简单的地约等于2WfF,由此可见，CGs在最小沟道长度Lmin的情况下，仅仅取决于MOS晶体管宽度，这个经验法则已经被广泛用于实际运放寄生电容的计算。图3-7和图3-8体现了寄生电容CGs和8m/ID的相关性。从中可以看出本研究特别注重跨学科交叉截止频率fr的定义是，当输出电流ibs等于输入电流ics时，这在一定层面上揭示此时的频率即为截止频率，CGs和8m二者是其变量参数(成泽翔，付雪倩，从式(3-14)可以看出，截止频率fr与Vcs-VT正相关，与L²负相关，因此而，当Vcs>V时速度饱和，电子通过沟道的时间为L/Vsat,在VGs-V比较大的情况下，MOST能够获得的最高频率是fr=Vsat/2πL,这时fr的值是随着L的减跨导效率8m/Ip与跨导8m和寄生电容Ccs也能建立函数关系，联立关系式推出fr与8m/ID的等式。图3-10和图3-11表示的分别为NMOS的截止频率fr与跨导效率8m/Ip与沟道长、宽的关系。3.4.4gm/Id特性曲线与gds/Id的关系对8m/ID的设计方法而言，在分析MOS管的交流小信号模型时，参数输出义为MOS输出电阻的倒数，但由于在实际ibs-Vps曲线中饱和区并不是真正饱对于确定的工艺库，上式中参数VE是一个常数。往常经验说明，在NMOS晶体管中VE=4V/μmL;而PMOS中VE如图3-12得出，对于8as/ID来说，幅值不大，约在0到2v-¹,且不受晶体3.5gm/Id曲线的电路仿真图别连接对应vdc,衬底与源极相连然后接gnd,若是在PMOS晶体管中衬底与源极相连然后接vdc。从这些讨论中明白在漏极和源极处于理想偏置，晶体管工作于沟道长度固定的条件下，对其进行ADE仿真，扫描各个宽度值，能够得到图3.4到图3.13横坐标为VG,纵坐标分别为ID,8m,8as以及寄生电容C的相关如下图3-15所示，是利用8m/Ip设计方法进行电路设计优化的流程图：首模型；其次，通过查找8m/Ip曲线族的各类图像确定关键参数，例如，宽度W、图中的反馈(YesorNo)这一流程来平衡各项参数(如漏极电流ID、漏源饱和等)变化对电路性能参数(如电压增益、截止频率、增益带宽积、相位裕度、功耗等)的影响(陈志远，张慧文，2022)。通过上文的分析可以论证前文的理论分析，尤其关键概念的理解在理论上进行了深化与拓展。这种深化不仅体现在对概念内涵的细致剖析上，还体现在对其外延的广泛探索中。通过对相关文献的梳理和实证数据的分析，本文进一步明确了这些关键概念在理论体系中的地位和作用，以及它们之间的相互关系。同时这种拓展也为本文提供了新的研究视角和思考方向，有助于推动该领域理论的进一步发展。本文的研究还强调了理论与实践的紧密结合，通过将理论分析应用于实际问题的解决验证了理论的有效性和实用性，这种结合也为相关领域的实践提供了有力的理论支撑。↓找↓流不图3-15设计流程图第四章：电荷放大器原理及利用gm/Id设计方法设计电荷放避免电荷损失。电荷放大器示意图如图4-1所示：在图4-1中，输出信号U。通过反馈电容C,送回反向输入端。对不考虑其它电缆电容C.的变化不影响测量结果。图4-2所示等效电路图，其中C,是压电加单位输入电缆等效电容输入电缆绝缘电导S放大器输入电容放大器输入电导SC反馈回路电容反馈回路电导S由图4-2知，此放大器是一个电压并联负反馈电路，从输入端看反馈回路，可以看做Z./(1+A)的阻抗和输入端阻抗并联，闭环的输入阻抗因此减小以至于比开环时低好几个数量级，受此影响频率升高。且Z,=1/输入回路的时间常数取决于电容增益，存在反馈电容C,由于输入端作用增如此参数条件下，功率和带宽由Vov的值唯一确定，一旦过驱动电压减小，功耗和带宽同时损失。由公式W/L=8m/μCaVov得出，在不改变跨导和沟道长度的条件下讨论过驱动电压，Vov值越小MOS晶体管的栅宽和寄生电容C₈s越大。总结上文，过驱动电压Vov不适合作为电路设计的表征参考选项(高逸飞，赵心互补和验证，同时运用标准化程序减少数据采集中的主观误差。在分析方法在现实设计当中，我们在消耗相同电流的同时需要较大的跨导值8m但是与止频率@r=8m/Cg以及本征增益8mro等参数，对运算放大器进行设计，以获得各项性能的相互平衡，这种设计方法称为8m/Ip设计方法。得到运算放大器直流电流和功耗参数，进而完成AC仿真，获得电路的幅频相频SetupAnalysesYariablesQu口NetlistandRun器1>Resultsin/home/disk/simulation/SIM_IC61/amp1_d/spe3456789☑☑☑☑☑☑☑□□□□☑1如图4-7为不涉及外部测量电路的放大器原理图。保持恒定的偏置电流和电源电压。PM0、PM1组成PMOS差分对，依据此理论框架深入探究可得出其漏极输出电流由NM0、NM1和NM2、NM3组成的NMOS电流镜输出，在NM0、NM3的漏极输出接中间由PM3、PM5组成的PMOS电流镜。最后PM2、PM4为差分对PM0和PM1提供了一个IBIAS的偏置电流(郑奇，黄雅静，2020)。NM3pmos1v_hvt图4-7放大器电路结构图下表列出了上述电路图中各晶体管的参数：仿真结果如图4-7、图4-8所示，增益大约为141dB,相位裕度在64.5°左右，满足设计需求。L0m第五章：版图设计结束了电路设计的前期工作后，需要依照工艺参数进行版图绘制，并通过对版图中各项参数的调整完成后期仿真，以上步骤都是为了能将预期的电路性能尽量避免各参数折中影响，最后落实到实际版图。为了保证在生产芯片的过程中芯片性能和成品率不受外界因素，例如，工艺水平、浓度梯度、晶体各向异性、温度等的影响，芯片制造商划定了版图设计过程须遵守的各项规则。首先，这在一定程度上代表了明确电路中可能产生的所有寄生效应，包括器件自身存在的寄生电容、寄生电感和器件之间存在的闩锁效应、电荷储存。其次，考虑匹配性能、寄生参数、耦合参数等因素对版图设计的影响，并在设计过程中尽量将其减小(徐嘉润，陈之妍，2020)。这些设计规则可以规范版图设计人员的行为，以提高电路各项性能，例如，高频条件下的噪声容限、抗衬底耦合性能、电路匹配性等。电路不匹配主要有两种情况：随机失配是指由于元器件的尺寸、掺杂浓度不同引起的失配，可以通过遴选掺杂适合的元器件或尺寸来减小这种失配。系统失配是指，在制造过程中存在非人为可控因素的影响，如工艺水平差距、掺杂各向异性、浓度梯度效应等，由于这些因素的存在，使得器件在版图上的表现偏离理想情况，加大了版图设计的复杂程度，可以通过相关的版图技术来减小失配。5.1.2寄生效应不合理的版图设计会使器件内部和器件间的寄生效应急剧增加，从而影响电路各类重要参数。在现实生活中，每一条导线都有其自身的寄生电容和电阻，其要尽可能减少导线长度，这在某种程度上暗示了尤其是要优先考虑减小关键路径和节点上的寄生参数，以保证电路性能参数，一般采用的措施是放置器件时最大程度地相互靠近。封装过程中也会存在寄生效应，焊线与焊线、管脚与管脚之间的互感会增加封装的寄生电感，从而影响基材衬底的噪声，各个封装的寄生电感量可以通过反向的差分信号来减少。在电路设计中，为了降低衬底耦合常使用以下方法：(1)减少电流、电压源的波动和频率变化，以避免开关噪声产生；(2)采用差分电路结构，能有效抑制共模噪声，提高共模抑制比；(3)在物理上隔离器件与噪声源；(4)加增(1)在不同层的两条互连线发生交叠，由于导线中通过电流产生的磁场对另一条条导线中的载流子的运动会产生阻碍作用，便形成了交叠电容。(2)在相同积大的保护二极管，这在一定层面上揭示使其各项参数满足设计规则的要求(嵇从而避免在ESD瞬间，大电流而产生的高热量对芯片造成损伤。ESD防护电路的防护性能参数好坏，很大程度上取决于版图设计，只有优秀的版图设计，才能保障电路的正常工作。5.2.2版图尺寸从成本考虑，应尽量将版图面积尽可能的小，除了考虑版图的合理性，还可将一些无源器件，合理改变形状，将保持性能指标的同时，将版图面积尽可能缩小，不留大面积空白。放大器的失真和串扰很大程度上取决于电荷放大器版图的布线布局，串扰发生于声道内部或声道之间，通常情况下通过耦合产生影响，本质上可以被认为是失真信号。在设计