数字电子技术复习题_第1页
数字电子技术复习题_第2页
数字电子技术复习题_第3页
数字电子技术复习题_第4页
数字电子技术复习题_第5页
已阅读5页,还剩8页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

《数字电子技术》综合复习资料

一、单项选择题

I.在下列各图中,同或逻辑Z对应的逻辑图是,

A.N~~AB.n-Iz其h~zn

2.逻辑表达式A(B+C)=AB+AC的对偶式是.

A.A+BC=(A+B)(A+C)B,A+BC=(A+B)<A+C)

C.AB+AC=A(B+C)D.A+BC=(A+B)(A+C)

3.如果要采用奇校验方式传送一个七位二进制代码0011010,则其校验位为

A.0B.IC.00110101D.其它

4.三态门有一使能控制端,当使能端为无效电平时,正确的是

A.输出端为高阴态B.输出端为高电平

C.输出端为低电平D.输出与输入间有正常的逻辑关系

5.用四选一数据选杼器实现函匏Y=AA+AA.府使

A.DO=D2=O.I)।=D5=1B.1)O=D2=1,I)।=Dj=0

C.D0=D|=0.D2=D3=1D.Do=D)=1.D2=D3=0

6.有一个与非门构成的基本RS触发器,欲使我输出状态保持原态不变,其输入信号应为。

A.S=R=0B.S=0R=1

C.S=IR=0D.S=R=1

7.若用JK触发器来实现状态方程为Q向='Qn+AB,则J、N端的驱动方程为。

A.J=AB,K=4+8B.J=AB,K=AB

C.J=A+B,K=ABD.J=AB,K=AB

8.一个8421BCD码十进制计数器,设其初态Q3Q2Q1QO=OO11,输入的时钟脉冲频率f=lkHz。试问

在I00ms时间后,计数器的状态为.

A.0010;B.0011;C.0111D.0110

9.欲将容量为1KX4的RAM扩展为4KX4,则需要控制各户选端的辅助译码器的输出端数

为_________

A.IB.2C.4D.8

10.一个8位A/D转换器,若所转换的最大模拟电压为5V,当输入2Y电压时,其输出的数字量为

A.00111001B.01100110

C.10011001D.01010010

II.一个7位二进制加法计数器,如果瑜入脓冲频率f=256kHz,试求此il数器最高位触发器输出脉冲频率为

A.32kHz;B.2kHz;C.12KkHzD.256kHz

12.用n个触发器构成计数器,可得到的最大计数长度(模值)为,

A.nB.2nC./?"D.2

13.由555定时罂构成的施需特触发器如图所示.该电路的回差电压为||V:

A.584

63

Ui。

C.2

D.5/3

14.设F=AB+CD,则它的反函数是.

()))()

A.F=A+B<C+DB.F=<A+BC+D

c.F=A++DD.以上都不正确

15.能使逻辑函数F=A㊉B㊉C+D为为1的输入变量组合是

A.1101,0001,0100.1000B.1100,1110.1010,1011

c.mo.OHO,oiii,miD.mi.1(X)1,loio,(xx)o

二、单项选择题,请将正确答案的题号填入相应的横线上.

I.F=A㊉(A㊉8)的值是。

A.BB.AC.A㊉8D.A0B

2.4+3+C=♦

A.A+B+CB.ABCc.A•B•€D.ASC

3.设S[So为四选一数据选择器的地址输入端,X0~x3为数据输入端,Y为数据输出端,则Y=.

D.5।5Qx+S।sQx+s।S0x+s।sQxg

4.如果要采用奇校验方式传送一个七位二进制代码0011010,则其校验位为0

A.0B.IC.00110101D.其它

5.在图示的TTL门电路中,要求实现下列规定的逻辑功能时,其连接没有错误的是。

-~AB~CD右=耘A,=AB+C

6.F[=ABC+.

A,B.T71=F,c.F,=F2D.F|=

7、逻辑函数F=A+BC(A+B).当ABC的取值为______________时,F=L

A.000B.OilC.101

8.如图所示电路中硅三极管的

输出电压为V。

A.12B.6

C.6.7D.().3

10.现在要用一个四位二进制加法器实现余三码到8421BCD码的转换,将NA?A|A0端与余三码相连接,CI接“0”,则在B3B?B,

Bo端加上二进制数便可.

A.1100B.1101C.0011D.1011

II.下面逻辑式中,正确的是.

A.A(A+B)=BB.A(A+B>=A

C.A(A+B)=ABD.A(A+B)=A+B

12.对于TTL与非门闲置输入端的处理,不可以

A.接电源B.通过电阳3kQ接电潮

C.接地D.与有用输入端并联

13.逻辑状态表如下所示,能实现该功能的逻辑部件是。

A.十进制译码器B.二进制译码器C.二进制编码器D.十进制编码器

输入输出

丫()

BAhY2巧

001000

010100

100010

110001

14.一位8421BCD码译码器的数据输入线与译码器输出线组合是—

A.4:16B.1:10C.4:10D.2:4

15.下列表达式对应的电路不存在竞争自险的是。

A.L=AB+BCB,L=(R+C)(B+A)

c.L=AH+BC+ACD.L=AC+AB+AC

三、填空题1。

1、(62)io=()2

2、十进制数-13的反码为。

3、函数F=AB+AC+62+ClTfD的最简与或式为。

4、三态门(TS门)的输出状态除了高电平或低电平两种状态外,还有第三状态是

5、对25个信号进行编码,则转换成的二进制代码至少应有位。

6.图示电路中,三极管工作在饱和状态,尤CEm]的输出电压约等于v.

7、时序电路中所有触发器的状态变化是在同一时钟脉冲控制下同时发生,这种时序电路称为•

8、在组合逻辑电路中,若出现P=A・A,则有可能产生型冒险.

9.由555定时器构成的单稳态电路中,给定外围的定时元器件R=IKC,C=O.luF,则暂稳态的持续时间是,定秒”

1()、8位A/D转换器,若所转换的最大模拟电压为5V,当输入2V电压时,其输出的数字量为。

1k25=()2.

12w(43)10=()K42I•

13、最小项A3CD的相邻项有个.

14、逻辑函数F=A&AB),欲使F=L贝IA、B取值为・

15、编码器有10个输入,则输出应有位。

16、欲将1kHz的脉冲信号分频为100Hz,应选用进制计数器.

17、若需要每输入240个脉冲分频器能输出一个脉冲,则由二进制加计数器构成的分频器至少需要个触发器.

18、一个16KB的RAM,具有根地址纹。

19、由555定时器构成的施密特触发器如图所示,该电路的回差电压为V,

------1-------05V

84

—63-------°u。

u.o-------------25--------04V

20.(22),0=()2・

21、(-9)补码=()。

22、n个变量可以构成个最小项。

23、若偶数个1相异或•其结果为。

24、D触发器的次态方程是Q""=

四、填空题2

1、十进制数(14)m的842IBCD编码为.

2、逻辑代数1+1+1=.

3、L=AC+BC.其与非一与非表达式为。

4、三态门的三个状态分别是I、0、”

5、某二进制代码是11011,若加入一位偶校验码,则该校验位是。

6.对于JK触发器,XiK=J,则可完成触发器的功能.

7、给定周期为1ms的脉冲信号,将其分频为50Hz的信号,则应选用进制计数器,

8、不考虑溢出,欲将一个存放在移位寄存器中的二进制数除以8,需要个移位脉冲。

9、一个16KB的RAM,具有根地址线.

10、555定时器可以构成多种脉冲电路,其中可以用于定时的电路是。

1k(43)io=()2.

12、将逻辑函数F=Em(0,2,3,4,6,7,10,II,1%15),化荷为最简与或式结果为。

13、三态门的辘出状态除了高电平或低电平两种状态外,还有第三状态是。

14、若用二进制代码对48个字符进行编码,则至少需要位二进制。

15、JK触发器的次态方程是Q"I=.

16、若奇数个I相同或,其结果为.

17、欲将32768Hz的脓冲信号分频为1024Hz,应选用进制计数器。

18、一个16KB的RAM,具有根数据线。

19、采用74138级联来构成一个4-16线译码器,则需要片74138,

2()、在组合逻辑电路中,若出现F=/1+A,则有可能产生____________型冒险。

21、D触发㈱的次态方程是.

22、不考虑溢出的情况,欲将一个存放主移位寄存器中的二进制数乘以16,需要个移位脉冲.

23、有•个电路需要每输入240个脉冲分频器能输出•个脉冲,则由二进制加法ir数器构成的分频器至少需要个触发器。

24、若要求DAC电路的分辨率达到千分之一,则至少应选用____________位二进制代码输入的转换器.

25、一片存储容最为32Kx8的只读存储器ROM,应该具有根地址纹。

五、分析计算题

I、一个逻辑函数F=2m(2,6,7).

(1)写出其反函数F,的最小项标准表达式:

<2)用代数法将明化简为最简或与表达式。

2、八路数据选择落构成的电路如图所示,A]、A()为地址码,〜为数树输入,写出该电路所实现的函数F的最简逻

辑表达式。

Y

A-----A2

B——BI八位数据选择器E(J

C——Co

DoDiD2DaD,5De6

3、用卡诺图法化简逻辑函数

并将最简式变换为与非一与半的形式.

4、分析图示逻希电路。(写出逻辑函数Y;列出真值表;说明该电路的逻辑功能:

”——

5、分析电路的模为何值,并画出有效循环状态图.

O001

6、分析图示电路的逻辑功能,

B-

I——

7、如图所示由数据选择器构成的电路

⑴写出电路输出Z的表达式;

(2)求出7.的被简与或表达式。

8、化简逻辑函数£八、从c、0=£“(2,3,6,7,8,942,13)为最简与或式.将最简式变换为与非形式。

9、试分析如图所示逻辑电路,分别写&LI和L2的最简与或式。

六、逻辑电路设计题

1、试用译码器74138和适当的门电路实现逻辑函数:

/.=AB+BC+CA

2、

3、集成4位同步二进制加法计数器74LS161的功能表如下所示。试用74LS161设计一个模位为13的计数器。要求:<1)采用反馈清

零法:(2)外加门电路要少:(3)写出的要设计步骤:(4)在给定的逻辑图的基础上完成连线和设计.

・计注:?行Q、Q,Q।Q。T

CPCrLDPTDoD[DD

23QoQiQ2Q3

X0XXXXXXX0000

t10XXDoD,D2D3D。D]D2D3

X1101XXXX保持

X11X0XXXX保持(q=0)

t1111XXXX计数

4、有一火灾报警系统,设有烟感A、温感B和紫外光感C三种不同类型的火灾探泄器。为了防止误报警,只有当其中两种或以上的探

测器探测出火灾信号时.报警系统方发出报警信号。试用或非门实现产生报警信号的逻料电路“

七'分析计第题.

I、如图所示为PLD实现的逻辑函数,请写出输出端的逻辑表达式.

ABC

3、4位同步二进制计数器74LS161的构成如下所示计数电路:

试分析计数器的模值,并画出其有效的状态循环图.

1001

4、化简逻辑函数五(八、以仁“)二£(4,5,13,14,15)+Z①(8,9,10,11,12),将班简式变换为与非的形式。

5、74LS90构成如下所示计数电路,试分析计数器的模值,并画出其有效的状态指环图.

D0

D1

D2

D

3

D

4

D

5

D

D6

pQnQ?Q,Q,C7

FT74,61CR

八、逻辑电路设计题。

用8选1MUX设计一个逻辑电路,实现逻辑函数F=£<1,2,4.7).

请用4位同步二进制计数器741sl61采用置零法设计一个模旗为9的计数器,并画出其有效的状态循环图.

请分别用八选一数据选择器实现逻辑函数尸二A㊉8㊉C

3、

MUX

----D]

请用4位同步二进制计数涔所;他:采用置零匕设计一个模值为7的计数器,并画出其有效的状态循环图,

—D<

4DR4Y

4D6

1D_7

IEN

试用所示3线-8线译码器741sl38,实现:

M

K=ABC+A(13+0nnn

Y«,Y|Y2Y3Y.(Y5Y6Y7

74LS138译码

F2=(A+C)(W+B+C)

AiA|A<>SiS2S»

ifY

6、请设计一个多数表决电路。要求A、B、C三人中只要有两个或两个以上的人司意(采用“1”表示),则决议就能通过(采用“I”

表示).但C还有决定权,即只要C同意,即使其他人不同意也能通过。

参考答案:

一、单项选择题

DBAAADBBBBBDCBA

二、单项选择题

1、A2、A3、A4、B5、B

6、A7、B8、C9、C10、B

11、B12、C13、B14、C15

三、填空题lo

1、1111102、100103、14、间阻5、5

6、0.3V7、同步时序逻辑电路8、19、1.110、6611

11、1100112、0100001113、414、1015、4

16、1017,818,141<h220、10110

2k1011122、2n23、024、0

四、填空题2

1、(MX)101(X)2、13ACBC4、高队5、0

6、D7、208、39、1410、总和态触发器

15、苻+n

Ik10101112、C+AD13、高阻14、6KQ

16、117、3218、819、220、0

21、D22、423、824,1025、15

五、分析计算题

K(1)F=srn(O.1.3.4.5)

(2)答案略

2、F=£m(0,4,5)

\、/\+BD

4、4选1MUX

6、F=AAB+BAB=~AB(A+B)=AB+~AB

本电路实现同或逻辑功能,

7、(i)z=ABC,DQ+ABC,D*+ABC,D?+ABC•Dj

ABC'D4+ABC-Ds^ABC,De^ABC•D7

^ABCO.ABCD.ABC1.ABC1.ABC-1

.ABC1.ABCD.ABCQ

/IfiCD+ABC+ABC.ABC.ABC+ABCD

Nm(3,4,5,6,7,8,9,10,11,12)

(2)采用卡诺图法化简,卡诺图如下,化简为最简与或表达式

z=AB.AB+ACD+ACD

D

8、F=AC+AC

9、LI=AeB®CL2=AB+BC+CA

六、逻辑电路设计髓

1、F=(3.5.6.7).

2、F=工m(0,3,5,6)

0010

01

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论