CN109962054B 具有在金属互连下形成绝缘层的结构的半导体装置

(12)发明专利尹惺铉H01L23/522(2006.01)KR20140041970A,2014.04.07审查员郑巧A公开了一种具有在金属互连下形成绝缘层在衬底上的通孔插塞和形成在通孔插塞的一端21.一种半导体装置，包括：位于衬底上的层间绝缘层，位于所述衬底上的通孔插塞，所述通孔插塞形成为穿过所述层间绝缘层；位于所述层间绝缘层上的绝缘结构；以及位于所述通孔插塞一端和所述绝缘结构处的金属层，所述金属层连接到互连层，其中，包括一个或更多个分层结构的所述绝缘结构位于所述金属层下方，并且所述绝缘结构根据与所述金属层的位置关系而具有不同的分层结构，其中，所述绝缘结构在与所述金属层的外周间隔开的位置处包括数量比在与所述金属层的所述外周相邻的位置处更少的层。2.根据权利要求1所述的半导体装置，其中，所述绝缘结构根据与所述金属层的外周的距离而具有不同的厚度。3.根据权利要求1所述的半导体装置，其中，所述绝缘结构根据与所述金属层的外周的距离而包括不同数量的层。4.根据权利要求3所述的半导体装置，其中，所述绝缘结构包括蚀刻停止层和一个或更多个绝缘层中的至少一种。5.根据权利要求3所述的半导体装置，其中，所述绝缘结构包括数量随着与所述金属层的所述外周的距离增大而增多的层。6.根据权利要求3所述的半导体装置，其中，所述绝缘结构包括数量随着与所述金属层的所述外周的距离增大而减少的层。7.根据权利要求3所述的半导体装置，其中，所述绝缘结构包括所述金属层下方的蚀刻停止层。8.一种半导体装置，包括：半导体结构；位于所述半导体结构上的层间绝缘层；通孔插塞，所述通孔插塞形成为穿过所述层间绝缘层并且至少部分地穿过所述半导体结构；位于所述层间绝缘层上的绝缘结构；以及位于所述通孔插塞一端和所述绝缘结构处的金属层，其中，所述金属层的与侧表面相邻的底表面根据与所述侧表面的距离而具有不同深其中，所述绝缘结构在与所述金属层的外周间隔开的位置处的厚度比在与所述金属层的所述外周相邻的位置处的厚度薄。9.根据权利要求8所述的半导体装置，其中，所述金属层从所述金属层的所述侧表面向下倾斜。10.根据权利要求8所述的半导体装置，其中，所述金属层从所述金属层的所述侧表面的内侧阶梯向下。11.根据权利要求10所述的半导体装置，其中，所述金属层包括：第一下表面，所述第一下表面从所述金属层的所述侧表面向内延伸；以及第二下表面，所述第二下表面包括从所述第一下表面向下的台阶。312.根据权利要求11所述的半导体装置，其中，所述绝缘结构位于所述金属层的所述第一下表面下方。13.根据权利要求12所述的半导体装置，其中，所述绝缘结构在所述金属层的所述侧表面外侧的层数大于所述绝缘结构在所述第一下表面下方的层数。14.根据权利要求12所述的半导体装置，其中，所述绝缘结构在与所述金属层间隔开的位置处的层数小于所述绝缘结构在所述第一下表面下方的层数。15.根据权利要求12所述的半导体装置，其中，所述绝缘结构在所述第一下表面下方的层数小于所述绝缘结构在所述金属层的所述侧表面的外侧的层数，并且大于所述绝缘结构在与所述金属层间隔开的位置处的层数。其上形成有光电二极管的衬底；位于所述衬底上的层间绝缘层；穿过所述层间绝缘层和所述衬底的至少一部分的通孔插塞；位于所述层间绝缘层上的绝缘结构；以及在所述通孔插塞和所述绝缘结构上形成的金属层，其中，包括一个或更多个分层结构的所述绝缘结构位于所述金属层下方，并且其中，所述绝缘结构在与所述金属层的外周间隔开的位置处包括数量比在与所述金属层的所述外周相邻的位置处更少的层。17.根据权利要求16所述的半导体装置，其中，所述绝缘结构包括蚀刻停止层和一个或更多个绝缘层中的至少一种。18.根据权利要求16所述的半导体装置，其中，所述绝缘结构根据与所述金属层的侧表面的距离而包括不同数量的层。19.根据权利要求16所述的半导体装置，其中，所述金属层包括：第一下表面，所述第一下表面从所述金属层的侧表面向内延伸；以及第二下表面，所述第二下表面包括从所述第一下表面向下的台阶。4[0001]相关申请的交叉引用[0002]要求于2017年12月22日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2017-0178361的优先权和权益，其公开内容通过引用全部并入本文。技术领域[0003]本发明构思涉及一种半导体装置，其具有在金属互连下形成绝缘层的结构，该金属互连形成在通孔插塞结构上。背景技术[0004]目前本领域中使用了一种三维(3D)封装技术，其中多个半导体芯片安装在一个封装件(例如，多芯片堆叠封装件或系统级封装件)中。[0005]垂直穿过衬底(例如裸片)的通孔插塞结构被应用于实现高密度、低功率和高速薄发明内容[0006]一些示例实施例旨在提供一种半导体装置，该半导体装置具有在通孔插塞结构上的互连下形成绝缘层的结构，用于改善半导体装置的电特性和可靠性。[0007]根据一些示例实施例的半导体装置包括：衬底上的通孔插塞；以及所述通孔插塞一端处的金属层，所述金属层连接到互连层。绝缘结构位于所述金属层下方，并且根据与所述金属层的位置关系，所述绝缘结构具有不同的分层结构。[0008]根据一些示例实施例的半导体装置包括：半导体结构；通孔插塞，所述通孔插塞形成为至少部分地穿过所述半导体结构；以及所述通孔插塞一端处的金属层。与所述金属层的侧表面相邻的底表面根据与所述侧表面的距离而具有不同的深度。[0009]根据一些示例实施例的半导体装置包括：其上形成光电二极管的衬底；所述衬底上的绝缘层；穿过所述衬底的至少一部分的通孔插塞；以及在所述通孔插塞上形成的金属层。包括一个或更多个分层结构的绝缘结构位于用于互连的所述金属层下方。附图说明[0010]通过参照附图详细描述本发明的示例实施例，示例实施例的上述和其他目的、特征和优点对于本领域普通技术人员将变得更加明显，其中：[0011]图1是根据一些示例实施例的半导体装置的截面图；[0012]图2是图1的A部分的放大截面图；[0013]图3至图12、图19和图20是用于描述根据一些示例实施例的制造半导体装置的方法并根据工艺顺序示出的截面图；[0014]图13是图12的A部分的放大截面图；[0015]图14至图18是根据一些示例实施例的半导体装置中的对应于图12的A部分的放大5[0016]图21和图22是示出根据一些示例实施例的半导体装置的堆叠结构的截面图。具体实施方式[0017]图1是用于描述根据一些示例实施例的半导体装置100的截面图。[0018]参照图1,根据一些示例实施例的半导体装置100可以包括半导体结构和通孔插塞130。通孔插塞130可以通过形成在半导体结构中的通孔131完全或部分地穿过半导体结构。通孔插塞130的上端和下端可以分别通过互连图案连接到连接端子170和182。通孔插塞130可以是穿过硅衬底110的穿硅通孔(TSV)。[0019]根据一些示例实施例的半导体结构可以包括在衬底110的前表面110a上的单元器件121和接触122。下层间绝缘膜120可以在衬底110的前表面110a上。上层间绝缘膜150可以位于下层间绝缘膜120上。封装衬底180和再分布层181可以位于衬底110的后表面110c上。前表面110a可以是有源表面，后表面110c可以是无源表面。[0020]衬底110可以包括半导体衬底，例如硅衬底。其上形成有单元器件121和接触122的衬底110的前表面110a可以被下层间绝缘膜120覆盖。下层间绝缘膜120可以包括氧化硅(Si02)和/或硅氮化物(SiN),并且可以形成为单层或多层。[0021]单元器件121可以通过前端工序(FEOL)工艺形成在衬底110的前表面110a上。单元器件121可以是单独的器件，并且可以包括金属氧化物半导体场效应晶体管(MOSFET)、系统单元器件121可以通过覆盖单元器件121的下层间绝缘膜120彼此电隔离。[0022]接触122可以垂直地穿过下层间绝缘膜120,以将电信号传输到下层间绝缘膜120的上部和下部结构。接触122可以包括钨(W)、[0023]蚀刻停止层141(参照图3)可以形成在下层间绝缘膜120的表面(例如，上表面)上。蚀刻停止层141可以是或包括由化学气相沉积(CVD)工艺形成的氮化硅(SiN)膜、氧氮化硅(SiON)膜、氧化硅(Si02)膜等。蚀刻停止层141可以作为单层或与另一层一起形成绝缘结构[0024]通孔131可以是通过完全或部分蚀刻蚀刻停止层141、下层间绝缘膜120和衬底110而形成的沟槽。通孔131可以通过在蚀刻停止层141上应用光刻胶(PR)膜、使用掩模图案曝光PR膜，然后根据光刻胶的形状蚀刻通孔131而形成。可以使用各向异性蚀刻工艺(例如，博世工艺或激光钻孔技术)形成通孔131。[0025]缓冲部分132和导电阻挡膜133可以顺序地形成在通孔131的内表面上。通孔131的剩余空间可以通过电镀和/或其他沉积方法填充金属，以在导电阻挡膜133上形成通孔电极134。可以通过化学机械抛光(CMP)工艺对通孔电极134和蚀刻停止层141的上表面的一部分进行抛光。可以在抛光的表面上形成附加绝缘层以形成绝缘结构140。[0026]上层间绝缘膜150可以形成在绝缘结构140上，并且互连图案可以通过后段制程[0027]上层间绝缘膜150可以包括氧化硅(Si02)或氮化硅(SiN),并且可以形成为单层或多层。互连图案可以形成为多个互连结构，所述多个互连结构用于将通过FEOL工艺形成的单元器件121连接到衬底110上的其他互连。例如，互连结构可以包括用于互连的金属层6153、接触插塞154和金属互连层155。[0028]用于互连的金属层153、接触插塞154和金属互连层155中的每一个可以包括选自[0029]用于互连的金属层153可以通过用金属电镀互连孔151来形成。可以通过蚀刻绝缘结构140、在绝缘结构140的下端处的接触122及通孔插塞130的一部分来形成互连孔151。[0030]上绝缘膜160可以形成在上层间绝缘膜150的上端。上绝缘膜160可以是包括氮化硅(SiN)和/或聚酰亚胺的钝化层。上连接端子170可以在上绝缘膜160上，该上连接端子170通过连接孔161连接到互连图案的最上端处的前焊盘156。[0031]可以使用CMP工艺、回蚀工艺或其组合从衬底110的后表面110b(参照图19)移除通孔插塞130的下端的一部分。[0032]包括再分布层181的封装衬底180可以连接到衬底110的后表面110c,其通过CMP工艺暴露。通孔插塞130的下端的暴露表面可以通过再分布层181连接到连接端子182.根据示例实施例的半导体装置100不限于上面参照图1描述的配置。[0033]在根据一些示例实施例的制造半导体装置100的工艺中，下面将描述从FEOL工艺之后到形成通孔插塞130的工艺的工艺。[0034]在衬底110的前表面110a上形成FEOL结构之后，下层间绝缘膜120可以在衬底110的前表面110a上。下层间绝缘膜120可以包括氧化硅(Si02)。蚀刻停止层141可以形成在下层间绝缘膜120的表面上。蚀刻停止层141可以是包括氮化硅(SiN)、氮氧化硅(SiON)、碳化硅(SiC)、硅碳氮化物(SiCN)等的绝缘层。[0035]在形成蚀刻停止层141之后，可以对蚀刻停止层141、下层间绝缘膜120和衬底110的一部分进行蚀刻以穿过其形成沟槽形通孔131。可以在通孔131的内侧形成(例如共形地形成)缓冲部分132和导电阻挡膜133。通孔131的剩余空间可以填充有金属膜，以在导电阻挡膜133上形成通孔电极134。可以形成包括通孔电极134、导电阻挡膜133和缓冲部分132的通孔插塞130。[0036]缓冲部分132可以用作减轻压力(例如，由于通孔电极134的热膨胀等导致的热应力)的缓冲器。缓冲部分132可以包括诸如氧化硅(Si02)和氮化硅(SiN)的绝缘材料。例如，缓冲部分132可以由氧化物膜、氮化物膜、碳化物膜、聚合物或其组合形成。缓冲部分132可以通过CVD工艺形成。[0037]导电阻挡膜133可以防止包含在通孔电极134中的金属扩散到衬底110中。导电阻挡膜133可以形成为包括相对低的互连电阻的导电层。例如，导电阻挡膜133可以包括钛以通过物理气相沉积(PVD)工艺、化学气相沉积(CVD)工艺和/或原子层沉积(ALD)工艺来形[0039]尽管未示出，但是可以在导电阻挡膜133上形成金属种子层。可以通过电镀从金属7[0040]图2是图1的A部分的放大截面图。参照图2,绝缘结构140可以具有在金属层153周围具有可变厚度或可变层数的部分。根据金属层153的形状和/或与侧面(例如，金属层153的外周侧表面)的位置关系，绝缘结构140可以形成为具有不同的层数和/或不同的厚度。[0041]图3至图18是用于描述根据一些示例实施例的制造半导体装置100的方法并且根据工艺顺序示出的截面图。将参照图3至图18描述在半导体装置100中形成通孔插塞130之后的工艺顺序。[0042]参照图3,其上形成有通孔插塞130的半导体结构可以通过CMP工艺抛光。可以通过CMP工艺暴露蚀刻停止层141和通孔电极134的上端。如上所示，由于蚀刻停止层141和通孔电极134之间的材料差异，在完成蚀刻之后的通孔电极134的上端可以突出到蚀刻停止层141的上端之上。[0043]在CMP工艺中，蚀刻停止层141可以用作蚀刻阻挡层，并且可以具有相对低的蚀刻率，例如低于其他薄膜的蚀刻率。蚀刻停止层141可以是这样的绝缘层，所述绝缘层由通过化硅(Si02)膜等制成。由于稍后通过回蚀工艺去除用作蚀刻停止层141的绝缘层，因此可以通过使用用于绝缘层的低成本材料来降低成本。例如，包括的介电常数(k)大于氧化物基材料的介电常数(k)的氮化硅(SiN)膜可以用作蚀刻停止层141。蚀刻停止层141和通孔插塞130可以通过以下方式暴露：清洗通过CMP工艺形成的残留物。[0044]图4至图8是根据一些示例实施例的形成绝缘结构140的工艺的截面图。[0045]参照图4,可以在暴露的蚀刻停止层141和通孔插塞130的上表面上形成附加的绝缘层142。在暴露的蚀刻停止层141的上表面上形成的绝缘层被称为第一绝缘层142。可以在第一绝缘层142上顺序地形成第二绝缘层143(参照图8)。绝缘结构140可以包括蚀刻停止层141和附加绝缘层142和143。[0046]可以通过CVD和/或PVD方法沉积碳氮化硅(SiCN)膜、氮氧化硅(SiON)膜等来形成第一绝缘层142。如上所示，即使在CMP工艺之后，作为金属膜的通孔电极134的上端也可以比蚀刻停止层141突出得更多。第一绝缘层142也可以形成在通孔电极134上方比上层间绝缘膜120上方的位置更高的位置处。[0047]参照图5,保护膜190可以在第一绝缘层142上。保护膜190可以是光刻胶。可以通过在第一绝缘层142的上端上应用PR膜然后执行选择性曝光工艺和显影工艺来形成光刻胶。如上所述，保护膜190可以形成为覆盖通孔插塞130。保护膜190可以形成为覆盖通孔插塞130的上端及其周边。[0048]参照图6,可以对其上具有保护膜190的半导体结构执行回蚀工艺。回蚀工艺可以[0049]可以通过回蚀工艺去除其上不存在保护膜190的第一绝缘层142和蚀刻停止层141。存在于保护膜190下方的第一绝缘层142和蚀刻停止层141可以保留而不被去除。因此，在其中不存在保护膜190的绝缘结构140的一部分与其中存在保护膜190的绝缘结构140的一部分之间可存在高度差。参照图7,在回蚀工艺之后，可以去除保护膜190。当保护膜190是光刻胶时，可以通过灰化(例如，氧气灰化)工艺将光刻胶与半导体结构的上表面分离。在灰化工艺之后，可以对半导体结构的上表面(即，剩余的绝缘结构140的上表面和暴露的下层8间绝缘膜120和接触122的上表面上)执行清洁操作。尽管没有示出，可以在不使用保护膜190的情况下部分地去除绝缘结构140,以形成如图7所示的绝缘结构140的形状。[0050]参照图8,第二绝缘层143可以形成为半导体结构的上表面上的附加绝缘层，其中，保护膜190从该上表面被去除。第二绝缘层143可以是通过CVD或PVD方法沉积的碳氮化硅 (SiCN)膜、氮氧化硅(SiON)膜等。可以进一步沉积第二绝缘层143以形成包括蚀刻停止层141、第一绝缘层142和第二绝缘层143的绝缘结构140。[0051]根据与通孔插塞130的位置关系，绝缘结构140可以具有不同的分层结构。如上所述，绝缘结构140可以包括位于通孔插塞130的上端的第一绝缘层142和第二绝缘层143.绝缘结构140可以在未形成通孔插塞130的部分中仅包括第二绝缘层143。绝缘结构140可以包括在通孔插塞130附近的蚀刻停止层141、第一绝缘层142和第二绝缘层143中的所有。[0052]例如，通孔插塞130的上端处的绝缘结构140可以形成为比没有形成通孔插塞130的部分的上端处的绝缘结构140厚。此外，形成在通孔插塞130附近的绝缘结构140可以比形成在通孔插塞130的上端处的绝缘结构140厚。通孔插塞130的上端处的绝缘结构140可以形成在比其他部分中的绝缘结构140更高的位置处。[0053]参照图9,上层间绝缘膜150可以形成在绝缘结构140上。上层间绝缘膜150可以形成诸如互连图案等的BEOL结构。上层间绝缘膜150可以是与下层间绝缘膜120类似的碳氮化硅(SiCN)膜。上层间绝缘膜150可以通过使用碳氮化硅(SiCN)薄膜形成为包括低介电常数(低k)的层间绝缘膜。在这种情况下，通过与包括铜(Cu)的互连图案组合，可以减小由于互连电阻或寄生电容引起的信号传输速度的延迟。[0054]参照图10,可以图案化上层间绝缘膜150以形成暴露通孔插塞130的上表面的互连孔151。当形成互连孔151时，绝缘结构140可以用作蚀刻阻挡层。互连孔151可以具有沟槽形状。[0055]互连孔151可以根据绝缘结构140的厚度而具有不同的蚀刻深度。如上所示，互连孔151可以通过图案化形成在接触122上。在形成互连孔151之前，接触122上的绝缘结构140可以仅包括第二绝缘层143.形成在接触122上的互连孔151可以由第二绝缘层143和被蚀刻到其上的下层间绝缘膜120的一部分形成。[0056]当绝缘结构140除了第二绝缘层143之外还包括第一绝缘层142和蚀刻停止层141时，包括具有不同蚀刻深度的台阶的多层结构的互连孔151可以由回蚀工艺形成。[0057]再次参照图9,通孔插塞130上的绝缘结构140可以包括第一绝缘层142和第二绝缘层143。如图10所示，在对应于通孔插塞130的上部的位置处，互连孔151可以由第二绝缘层143、第一绝缘层142和蚀刻到其上的通孔电极134的上端形成。通过蚀刻形成的互连孔151中的通孔电极134的暴露的上端可以成为互连孔151的第一下表面151a(参照图13)。[0058]包括蚀刻停止层141、第一绝缘层142和第二绝缘层143的绝缘结构140可以形成在通孔插塞130的上表面附近。在绝缘结构140包括蚀刻停止层141的情况下，当执行用于形成互连孔151的回蚀工艺时，可以形成包括相对浅的蚀刻深度的第二下表面151b。当执行用于形成互连孔151的回蚀工艺时，可以形成侧表面151c。根据蚀刻停止层141的位置和/或厚度，互连孔151的下表面151a和151b可以形成为具有台阶(例如，对应于侧表面151c的台阶)的多层结构。第一下表面151a和第二下表面151b之间的蚀刻深度的差异可以根据要被蚀刻的材料的蚀刻选择性而变化。9[0059]在其中形成互连孔151的半导体结构中，形成在通孔插塞130附近的绝缘结构140可以比形成在不存在通孔插塞130的部分中的绝缘结构140厚。也就是说，由于在回蚀工艺之后保留蚀刻停止层141和第一绝缘层142,所以通孔插塞130附近的绝缘结构140可以形成为比另一部分中的绝缘结构140厚。[0060]参照图11,互连阻挡膜152可以形成在互连孔151内。互连阻挡膜152可以包括钛 限于此。[0061]参照图12,用于互连的金属层153可以通过在形成有互连阻挡膜152的互连孔151中电镀金属膜来形成。[0063]尽管未示出，但是可以在互连阻挡膜152上形成金属种子层。可以从金属种子层生长用于形成用于互连的金属层153的金属膜。用于互连的金属层153可以具有第一下表面和第二下表面，该第一下表面和第二下表面对应于互连孔151的形状并且包括台阶。[0064]绝缘结构140可以位于用于互连的金属层153的第二下表面的下部和侧部。如上所述，绝缘结构140可以不在用于形成在接触122上的互连的金属层153的外周表面下方。相反，绝缘结构140可以位于外周表面的下部和侧部上。此外，在通孔插塞130的外周表面下方和周围的绝缘结构140可以不具有恒定的厚度并且可以具有台阶。[0065]图13是图12的A部分的放大截面图。[0066]参照图13,在回蚀工艺之后保留而未被去除的蚀刻停止层141和第一绝缘层142可以位于金属层153的外周表面的侧部上或第二下表面之下。蚀刻停止层141可以具有比第一绝缘层142和第二绝缘层143更高的抗蚀刻性。当蚀刻停止层141具有相对高的抗蚀刻性时，互连孔151的第一下表面151a可以被蚀刻成比第二下表面151b更深。通孔插塞130可以在第一下表面151a下方。绝缘结构140可以在第二下表面151b下方，第二下表面151b包括比第一下表面151a或没有形成通孔插塞130的部分浅的蚀刻深度。根据用于互连的金属层153的第一下表面和第二下表面之间的台阶，绝缘结构140可以具有不同的厚度。绝缘结构140可以形成为用于互连的金属层153的外周侧表面的内侧上的一层，并且可以在其外周表面的外侧上形成为三层。[0067]如上所示，用于互连的金属层153的第二下表面可以由蚀刻到其上的蚀刻停止层141的一部分形成。用于互连的金属层153的第二下表面下方的绝缘结构140的厚度可以小于蚀刻停止层141的厚度。也就是说，用于互连的金属层153的第二下表面可以对应于蚀刻蚀刻停止层141的上表面的一部分的位置。[0068]包括保留而不被蚀刻的蚀刻停止层141、第一绝缘层142和第二绝缘层143的绝缘结构140可以存在于用于互连的金属层153的侧部。用于互连的金属层153的侧部可以是与通孔插塞130的外周表面的外侧对应的位置。用于互连的金属层153的侧部上的绝缘结构140的厚度可以等于蚀刻停止层141、第一绝缘层142和第二绝缘层143的厚度之和。[0069]图14至图18是根据一些示例实施例的半导体装置中对应于图12的A部分的放大截面图。[0070]参照图14和图15,互连孔151可以根据蚀刻选择性形成为具有不同的深度。如图14所示，绝缘结构140可以形成为在用于互连的金属层153的外周表面的内侧上的两层(诸如蚀刻停止层141和绝缘层142),并且可以形成为在其外周表面的外侧的的两层(诸如绝缘层142和第二绝缘层143)。如图15所示，绝缘结构140可以在用于互连的金属层153的外周表面的内侧和外侧上具有不同数量的层。例如，在金属层153的外周表面内，绝缘结构140可以包括蚀刻停止层141、绝缘层142和第二绝缘层143。在接触122上形成的第二金属层153的外周表面的外侧，绝缘结构140可以包括第二绝缘层143。另外或可选地，用于互连的金属层153的外周表面的外侧上的绝缘结构140可以形成为比用于互连的金属层153的外周表面内侧上的绝缘结构140更厚。[0071]参照图16,绝缘结构140可以具有两个分层结构。例如，绝缘结构140可以仅包括蚀刻停止层141和第二绝缘层143。如实施例中所示，绝缘结构140可以形成为用于互连的金属层153的外周表面的内侧上的一层，并且可以形成为在用于互连的金属层153的外周表面的外侧上的两层。[0072]参照图17,除了在通孔插塞130上用于互连的金属层153之外，一些示例实施例可以应用于形成在接触122上的用于互连的金属层153。[0073]参照图18,互连孔151的下端可以形成为倾斜表面。例如，几乎垂直的外周表面的下端可以是相对于互连孔151的底表面倾斜的弯曲表面，或者是包括台阶的弯曲表面。根据与用于互连的金属层153的底表面的边缘的位置关系，绝缘结构140可以具有不同的分层结构和厚度。在所示实施例中，绝缘结构140可以在与用于互连的金属层153的底表面的边缘相邻的位置处形成为一层。绝缘结构140可以在远离用于互连的金属层153的底表面的边缘的位置处形成为两层或更多层。例如，形成在用于互连的金属层153的外周表面的外侧上的绝缘结构140可以形成为三层。[0074]参照图19,互连结构可以通过BEOL操作形成。包括与用于互连的金属层153相同的堆叠结构的接触插塞154可以通过与形成用于互连的金属层153的方法类似的方法形成在用于互连的金属层153上。金属互连层155可以以与用于互连的金属层153相同的方式形成在接触插塞154上，并且接触插塞154可以在其上再次形成。金属互连层155和接触插塞154可以交替地形成以形成互连结构，其中用于互连的金属层153、多个金属互连层155和多个接触插塞154交替地连接。[0075]互连结构可以在上层间绝缘膜150的水平方向上发送电信号。互连结构可以包括诸如掺杂硅、金属、金属硅化物、金属合金和/或金属化合物的导体。互连结构可包括前焊[0076]可以是钝化膜的上绝缘膜160可以形成在围绕互连结构的上层间绝缘膜150上。上绝缘膜160可以由氧化硅(Si02)膜、氮化硅(SiN)膜、聚合物或它们的组合制成。暴露连接到互连结构的前焊盘156的连接孔161可以形成在上绝缘膜160上。前焊盘156可以将最上部的互连结构的一部分电连接到上连接端子170。例如，前焊盘156可以通过连接孔161连接到上连接端子170。[0077]参照图20,可以通过CMP工艺抛光衬底110的后表面110c和通孔插塞130的下端的一部分，使得通孔插塞130的下端暴露。所示的衬底110的后表面110c可以是通过CMP工艺新11形成的后表面。连接到通孔插塞130的下端的下连接端子183可以形成在衬底110的后表面110c上。[0078]上连接端子170和下连接端子183不限于所示的形状，并且可以具有焊球、焊料凸块、再分布结构或前焊盘的形状。在一个实施例中，可以省略上连接端子170和下连接端子183中的至少一个。[0079]图21和图22是示出根据一些示例实施例的半导体装置100的堆叠结构的截面图。[0080]根据一些示例实施例的半导体装置100可以形成为多芯片堆叠封装件。[0081]参照图21,半导体封装件可以是多层器件，并且可以通过以晶片上芯片(COW方式堆叠各个半导体器件S1、S2和S3来形成。如上所述，半导体封装件可以包括上部器件S1、中间器件S2和下部器件S3。例如，上部器件S1可以包括图像传感器，中间器件S2可以包括诸如微处理器的逻辑器件，下部器件S3可以包括诸如动态随机存取存储器(DRAM)的存储器件。上部器件S1和中间器件S2以及中间器件S2和下部器件S3可以分别通过通孔插塞12和23电[0082]上部器件S1可以包括形成在上衬底11上的光电二极管13、滤色器14、微透镜15、通结构24和绝缘结构25。下部器件S3可包片形式的模制部分35。[0083]上部器件S1和中间器件S2可以通过通孔插塞12电连接。通孔插塞12可以是后侧通孔堆叠(BVS)。可以通过使用焊料凸块33以COW方式接合相应的再分布结构24和32来实现中间器件S2和下部器件S3的电连接。一些示例实施例的绝缘结构25可以应用于形成在通孔插塞23的一端的再分布结构24上的用于互连的金属层。此外，一些示例实施例的绝缘结构28也可以应用在衬底21上中间器件S2的层间绝缘膜和衬底21之间的位置处的用于互连的金属层27。此外，尽管未示出，但是一些示例实施例也可以应用于通孔插塞12的一端。S1和中间器件S2的结构被确定为优质产品时，才可以在芯片形式的下部器件S3上堆叠，因此可以提高产量。[0085]参照图22,半导体封装件可以是多层器件，并且可以通过以晶片上晶片(WOW方式堆叠各个器件S1'、S2’和S3'来形成。如上所述，半导体封装件可以器件S2'和下部器件S3’。例如，上部器件S1'可以包括图像传感器，中间器件S2’可以包括诸如DRAM的存储器件，下部器件S3’可以包括诸如微处理器的逻辑器件。上部器件S1'和中间器件S2'以及中间器件S2'和下部器件S3’可以分别通过通孔插塞12和23电连接。[0086]上部器件S1'可以包括形成在上衬底11上的光电二极管13