电子技术基础（第2版）课件 第11章 组合逻辑电路

第11章组合逻辑电路主要内容11.1概述11.2组合逻辑电路的分析与设计11.3编码器11.4译码器11.5数据选择器11.6加法器11.7数值比较器11.1概述

在组合逻辑电路中，任意时刻的输出只取决于该时刻的输入，与电路原来的状态无关。数字电路按逻辑功能可分为两大类：1.组合逻辑电路2.时序逻辑电路Y=((AB)’(AC)’(BC)’)’图3-1组合逻辑电路

图3-2非组合逻辑电路函数式、逻辑图或真值表等均能描述，以函数式为例：图3-3组合逻辑电路框图组合电路中的竞争—冒险现象不作为重点。本章重点：

1.组合逻辑电路的分析；

2.组合逻辑电路的设计；

3.常用中规模集成组合电路的功能和使用方法(读懂功能表)，对于逻辑电路了解就可以；常用电路包括：

1.编码器

2.译码器

3.数据选择器

4.加法器

5.数值比较器11.2.1组合逻辑电路的分析11.2组合逻辑电路的分析与设计1．组合逻辑电路分析的任务最终得到组合逻辑电路的逻辑功能2．SSI组合逻辑电路分析方法（1）由逻辑电路图逐级写出逻辑表达式，最终写出各输出的逻辑表达式。（2）对逻辑函数式进行化简和相应变换。（3）根据逻辑函数式列出真值表。（4）确定逻辑电路的功能及评述。化简【例】分析如图所示的电路。图-逻辑电路（1）逐级写出逻辑表达式，最终写出输出逻辑表达式。（2）函数式化简和相应变换。（3）根据逻辑函数式列出真值表（4）确定逻辑功能及评述。由真值表或逻辑函数式可知，当输入为两个或两个以上的1时，输出为1，因此这是一个三人表决电路。输入为1时表示赞成，输出为1时表示事件被通过。ABCYABCY00001000001010110100110101111111【例】分析如图所示的电路。Z1Z2Z1=A⊕BZ2=C⊕DY=((A⊕B)⊕(C⊕D))’ABCDYABCDY0000001100010000010101001111001001010101110011001101110001001001100001010111111010100110111111001001111001111001真值表4变量奇偶判别电路10.2.2组合逻辑电路的设计逻辑功能逻辑图（最优设计）

真值表函数式1．组合逻辑电路分析的任务2．SSI组合逻辑电路设计步骤1.真值表(逻辑抽象)2.逻辑表达式(1).确定输入、输出变量，并用字母表示。(2).状态赋值。定义逻辑状态的含义。(3).根据因果关系列真值表。(1)用SSI实现，将函数式化简。(2)用MSI实现，将函数式变换成相应的形式。3.根据逻辑表达式画逻辑图。4.把逻辑电路变为具体的电路装置。【例】用与非门设计一个三人控制的保险箱电路，其中一人是主管，要求每次必须主管和另外两人中的一人输入密码正确，才能给出开锁信号，否则不能开锁。1.真值表

用A,B,C分别表示管理保险箱的三个人，其中A代表主管，用Y表示开锁信号。A,B,C为1表示输入密码正确，

Y为1表示开锁。ABCY000000100100011010001011110111112.逻辑表达式3.逻辑图ABC00011001××010××011××10001101××1101011100【例】用A,B,C三个液位检测元件，控制大泵PL和小泵PS的工作。液位在C以上停止供水，在BC间Ps供水，在AB间PL供水，在A以下俩泵同时供水。

A,B,C为1时，表示液位高于检测元件；PL,PS为1时表示工作。用与门和或门实现逻辑图：

用与非门实现逻辑图：[例1]设计一个监视交通信号灯工作状态的逻辑电路正常工作状态交通信号灯的正常工作状态和故障状态RAGRAGRAG红黄绿故障状态RAGRAGRAGRAGRAG[例2]医院优先照顾重患者的呼唤电路，医院1，2，3，4四间病室，患者按病情由重至轻依次住进1~4号病室，每室分别装有A、B、C、D四个呼唤按钮，按下为1，值班室里对应的四个灯为L1、L2、L3、L4，灯亮为1，呼唤按钮优先级别由高到低依次为A、B、C、D，设计实现上述功能的逻辑电路11.3编码器编码器(Encodor)用代码表示某一事物的过程就是编码,其数字无大小含义。如用两位二进制代码表示人类血型、宾馆房间编码、学号、宿舍房间号、身份证号、银行卡号、电报密码、准考证号......11.3编码器编码器(Encodor)

m=2n时为二进制编码器，m=10时为二-十进制编码器。一般而言，m个不同的信号，至少需要n位二进制数编码。m和n之间满足下列关系:2n≥m

11.3编码器编码器分为普通编码器和优先编码器。11.3.1普通编码器普通编码器要求输入信号在某一时刻只能有一路输入信号有效（不允许多路信号同时有效），输入信号受到限制,否则将产生错误输出。【例】设计2位二进制普通编码器。1.真值表。2位二进制编码器n=2，m=2n=4，有I0、I1、I2、I3共4路输入，Y1、Y2位输出，因此也称为4线—2线编码器。根据编码器的逻辑功能可得真值表。输

入输

出I0I1I2I3

Y1Y2

100000010001001010000111其他×

×输

入输

出

100000010001001010000111其他×

×m=22，n=2真值表2.函数式化简3.逻辑图特点：普通编码器为“或”逻辑关系。【例】设计2位二进制普通编码器---续是否和真值表中的“1”对应逻辑图普通编码器为“或”逻辑关系。有时表示成“矩阵”形式二极管阵列表示【例】

设计3位二进制普通编码器。输入是I0~I7

8个高电平信号，输出是3位二进制代码Y2Y1Y0，因此有叫做8线-3线编码器1.真值表。3位二进制编码器n=3，m=23=8。根据编码器的逻辑功能可得真值表。8线—3线编码器3位二进制（8线—3线）编码器的框图0101010100110011010000000010000010000000000100000000100000001111000000010000001000000100输入输出3位二进制编码器的真值表输入与输出的对应关系其他×

××逻辑式2.函数式化简利用约束项化简逻辑式得到3位二进制编码器3.逻辑图全体最小项之和恒为111.3.2优先编码器（PriorityEncoder)

优先编码器允许多个输入信号同时有效。设计时所有输入信号已按优先顺序排队。优先编码器的提出：

实际应用中，经常有两个或更多输入编码信号同时有效。

必须根据轻重缓急，规定好这些外设允许操作的先后次序，即优先级别。

识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。例：优先编码器(4─2线优先编码器)（设计）（1）列出功能表输入输出I0I1I2I3Y1Y0100000×10001××1010×××111高低（2）写出逻辑表达式（3）画出逻辑电路（略）输入编码信号高电平有效，输出为二进制代码输入编码信号优先级从高到低为I3

I0输入为编码信号I3

I0输出为Y1Y0（了解）1）集成8线—3线优先编码器

74HC148

EO’选通输出端GS’扩展输出端

EI’选通输入端输

入输

出工作状态

1

×

×

×

×

×

×

×

×11111禁止编码01111111111101可编码，无有效信号00000000

×××××××

0

××××××0

1

×××××0

11

×

×

×

×

0111

×

×

×01111

×

×011111

×

011111101111111000001

01001110010111011110

10101010101010编码

74HC148功能表反码输出选通输入端输入零有效不工作工作无输入编码“使能”信号低电平有效G1门是负逻辑输入门EO’GS’工作状态11不工作，使能端无效01工作，但无输入10工作，且有输入00不可能出现功能简表输入端小圈表示输入“低电平有效”，但出现在门电路输入端时，另外还表示对输入变量取“非逻辑”！负逻辑输入可以转换成正逻辑输入形式。就是将小圈用非门代替。编码逻辑功能扩展EO’GS’工作状态11不工作，使能端无效01工作，但无输入10工作，且有输入00不可能出现

D3’D2’D1’D0’(1)0000～0111(2)1000～1111功能简表输

入片(1)工作状态片(2)工作状态总输

出～

有有效信号编码状态禁编状态～

无有效信号～有有效信号可编码，无有效信号编码状态～

无有效信号～

无有效信号可编码，无有效信号可编码，无有效信号译码器(Decoder)译码：将输入的二值代码转换成对应的高、低电平信号。是编码的反操作，逆过程。

将给定的二进制代码翻译成编码时所代表的原意。译码器：实现译码功能的电路。二进制代码原来信息编码对象编码译码常用的译码器有二进制译码器、二-十进制译码器和显示译码器等。11.4译码器n个输入端使能输入端2n个输出端设输入端的个数为n，输出端的个数为M则有M=2n11.4.1二进制译码器

输入：一组二进制代码（N位），输出：2N个，每个输出仅包含一个最小项。

输入是三位二进制代码、有八种状态，八个输出端分别对应其中一种输入状态。因此，又把三位二进制译码器称为3线—8线译码器。3线—8线译码器3位二进制（3线—8线）译码器的框图输入信号输出信号用二极管与门阵列组成的3线－8线译码器1000000001000000001100110101010100001111000000010000001000100000000100000000100000000100输入输出3位二进制译码器的真值表优点：二极管与门阵列译码器比较简单；缺点：输入电阻较低，输出电阻较高；输出的高、低电平信号发生偏移。二极管与门阵列通常只用在一些大规模集成电路内；对于中规模器件多采用三极管集成门电路结构【例】

设计2位二进制译码器，要求原码输入，输出

高电平有效。1.真值表输

入输

出

0000010100101001001110002.逻辑表达式3.逻辑图这种二极管与门阵列只在大规模集成电路内部使用。高电平输出有效集成双2线—4线译码器74HC139输

入输

出工作状态

1××1

1

1

1禁译00000

00

11

01

11

1

01

1

0

11

0

1

10

1

1

1译码集成3线—8线译码器74HC138显然E1高电平有效、E2’、E3’低电平有效E=E1E2E3=E1(E2’+E3’)’Yi’=(Emi)’输

入输

出工作状态

0××

×

×11111111E=0，禁译×1×

×

×111111111111111100000000000001010011100

10111011111111110

11111101111110111111011111101111110111111011111101111111译码E=E1E2E3=E1(E2’+E3’)’74HC138功能表Data-sheet(数据表，包括了逻辑功能和物理特性等内容的描述)74HC138的数据表部分(1)74HC138的数据表部分(2)动态特性(以表格或曲线的方式给出)74HC138的数据表部分(3)74HC138的数据表部分(4)4）译码器逻辑功能扩展[例]用74HC138构成4线—16线译码器。L3=0

74HC138(1)工作，L3=1

74HC138(2)工作。11.4.2二—十进制译码器

将输入的BCD码翻译成十路信号的高、低电平，也称为4线—10线译码器。十进制数8421码2421码5421码余3码

01234567890000000100100011010001010110011110001001000000010010001101001011110011011110111100000001001000110100100010011010101111000011010001010110011110001001101010111100权842124215421几种常用的BCD码8421码是用的最多的BCD码。二—十进制译码器74HC42

与4－16线译码器比，不同处在于它只用了10个输出端。输

入输

出备

注

000000010010

0011

010001010110011110001001011111111110111111111101111111111011111111110111111111101111

1111110111111111101111111111011111111110译码1010

10111100110111101111111111111111111111111111111111111111111111111111111111111111拒绝伪码74HC42功能表伪码不是约束项！11.4.3显示译码器1）数码显示器图3-29七段字形

为了能以十进制数码直观地显示数字系统的运行数据,目前被广泛应用。这种显示器可用多种发光器件构成。例如半导体发光二极管、液晶等。这里以发光二极管为例进行说明。2)BCD—七段显示译码器/代码转换--7448任意项例子XX体现出事物的多态性！，，，，，外形图半导体数码管BS201A发光二极管LED(LightEmittingdiode)，公共阴极等效图公共阴极VCC优点:工作电压低,体积小,寿命长,可靠性高,响应时间短,亮度较高缺点:工作电流较大液晶显示器（LiquidCrystalDisplay，简称LCD）优点:功耗极小缺点:亮度很差，响应速度较低玻璃盖板透明电极反射电极液晶分子符号结构A=0

时显示器不工作A=1

时显示器工作AvI驱动电路集成七段显示译码器7448该译码器也称为四—七线译码器试灯灭零输入熄灭输入/灭零输出可直接驱动共阴极数码管。输

入特

殊

端输

出工作状态

0

×××××11

1

1

1

1

1

1试灯×

×××××0（输入）0

0

0

0

0

0

0灭灯1

00

0

0

000

0

0

0

0

0

0灭零1

10

0

0

011

1

1

1

1

1

0输出“

”1

×

1

×0

0

0

1

1

1

1

11

10

1

1

0

0

0

0

0

0

0

0

0

0

0按表3-14译码7448简化功能表（3）译码器驱动数码管外接电阻可增加数码管的驱动电流。（4）多位数码显示灭零控制11.5数据选择器

从一组输入数据中选出某一个输出，多路数据中选择哪一路做输出由输入的地址信号决定。数据选择器(Multiplexer)——简称MUX多路开关11.5.1集成双4选1数据选择器74HC153=

输

入输

出工作状态

Y1××0禁止工作00

0工作00

101

001

1地址输入两种工作状态11.5.2数据选择器逻辑功能扩展【例】用74HC153构成8选1数据选择器。关键：在任何时刻，只允许一个选择器处于工作状态。可利

用译码器的输出来实现。S2=0，1号片工作；S2=1，2号片工作。使能端无效时输出低电平，用或门。高位接译码器输入1-2线译码器低二位接地址端方法:（1）根据输入端个数决定使用4选1数据选择器的个数（2）根据M值决定需用译码器的种类——X线—M线译码器（3）决定输出端使用哪种门——使能端无效时输出低电平，选用或门；使能端无效时输出高电平，选用与门。用74HC153构成16选1数据选择器74HC13974HC15311.6.1半加器和全加器11.6加法器能够完成二进制加法运算的逻辑电路是加法器(Adder)。1011+011111110010低位的进位1）半加器(Halfadder)不考虑低位对本位是否有进位，只完成两个一位二进制数相加运算的逻辑电路。（一位加法器)输

入输

出A

BS

CO0

00

00

11

01

01

01

10

1S:Sum；CO（CarryOut）2）全加器(Fu