【《基于DC PUMP的芯片电路版图设计》7900字（论文）】

基于DCPUMP的芯片电路版图设计目录TOC\o"1-3"\h\u1123引言 [19]，常常会影响一些比较关键器件的精度，也就影响了器件的尺寸，而加入Dummy器件则会有效降低，器件受到的干扰。3.保护一些关键的信号，避免受到noise的干扰。4.关于匹配，要求需要对称性和满足保证MOS管的环境一致，分为AABB型、ABBA型等，其中如果MOS管的精度要求比较高，采用共质心的结构（ABBA型），这种结构更加对称。5.为了保证器件周围的环境一致，需要在精度要求比较高的器件两侧加Dummy，MOS管两侧要加三端都接地的MOS管作为Dummy，同理，电阻和电容等对精度要求比较高的需要分别在周围加接地的电阻和电容作为Dummy。4.3版图的绘制图4.1版图结果本次论文的版图在布局上用了深N阱这个图层，深N阱是位于N阱下方的一片区域，相当于一个底盘，在其周围用N阱围绕会使其隔离出一个独立的衬底，可以使对衬底电位有不同需求的NMOS接不同的电位，同时也起到了隔离的效果，对于一些对衬底噪声比较敏感的管子来说深N阱是很有必要的。其中N阱需要接正电位。一定要好好检查，不要忘记。版图绘制时，带深N阱的NMOS与不带深N阱的NMOS不可以放在一块，需要考虑它们之间的排版布局。这次版图的中间部分就是使用的深N阱，在电路图中我们可以得知，管子M5,M6,M13,M14的衬底接在一起,M12,M9分别在一个衬底中，它们的衬底电位不相同，在绘制版图布局时，先考虑将这三部分放在一个深N阱里，然后三部分分别绘制并用三个P型guardring围绕，三部分之间再用N阱隔离，这样就能符合电路图的要求。4.4版图的经验总结1.画版图前第一步看其TF文件，得到其最小的格点，绘制版图时格点不得小于最小格点。2．为确保以后在布局的时候留下足够的走线空间，可在Cell里需要外接的线，先把它拉到Cell的边缘3．不要在高层再去连接底层Cell之间的连线，一般在底层的时候就把需要连接Cell之间的连线完成，因为在高层，Cell的布局有可能会常常会发生变化，所以用高层连线时，底层Cell若发生移动的画，就容易使走线4.在多晶硅两端不要同时都打孔与金属相连。5.栅上的孔最好打在栅的中间位置。而打孔时至少需要打两个孔。在条件允许的情况下,能打接触孔是越多越好,尤其是在输入输出的部分,但是由电流可能过大，一旦扩散区远小于接触孔的阻值，这种情况则不会适用。用做电流线的宽度，是越宽越好，宽的电流线可以减小电阻值，不过电容值也会增加。6.绘制版图过程中要经常跑DRC，以防止出现重大失误而需要将所有的布局推翻，那样就会加大工作量7.布局时一定要有从顶层往底层布局的意识，而不是先画好底层的Cell，然后拼凑，这样就会出现顶层形状不确定，尺寸不确定，连接关系不明朗等问题。8.当做完一个Cell时或者用完一个Cell时要记得ReadOnly，防止下次打开时无意中改动，而造成工期延误。9.孔的漏电流能力小，应尽量多打孔。10．Pmos周围要画n型的guardring，Nmos周围要画p型的guardring，guardring可以起到防止闩锁效应、为MOS管提供衬底连接、隔绝噪声保护电路的作用。

11.布线时，关键信号的布线顺序为：模拟信号、高频率信号、时钟信号等优先布线，先从复杂重要的器件布线，连线密集的地方首先布线，其中高频率信号输入输出尽量短一点，输入输出布线隔的远一点，避免影响。

第五章版图验证5.1DRC验证（１）验证：在版图绘制完成之后的下一个步骤，就是要进行版图的验证了,来检查版图设计，来查找可能出现的错误，每一位版图工程师在画完版图的时候从来不肯第一次就能成功的，因为版图设计的规则的复杂性多样性，一个非常细微的地方,就可能存在违反我们的设计规则，一个好的版图，一定是在，一步步修改当中，不断的完善，直至成功。首先要进行设计规则的检查通常叫DRC（DesignRuleCheck）验证，验证的内容包含版图中所画几何图形的大小，面积，宽度，间距，还有各种层次之间的相对位置进行校准，确保能在工艺的要求下进行流片，是绘制版图的最基本的要求下面我来介绍DRC验证的步骤：首先在工作区域菜单栏启动Calibre，Calibre→RunnmDRC…图5.1启动DRC即进入DRC窗口DRC验证文件DRC运行的路径DRC验证文件DRC运行的路径图5.2DRC设置窗口进行DRC验证必须要有晶圆厂提供的验证文件，点击浏览可在自己路径下找到设计规则验证文件，open打开，即可使用．另外在进行DRC验证的时候，会在运行路径下产生许多的小文件和一些临时文件，所以建议新建一个文件件，专门做DRC验证，避免主目录下生成许多的无用文件．从Layout中提取（我是手动导出spice网表，所以可不点）模块名字Layout格式Layout文件分层从Layout中提取（我是手动导出spice网表，所以可不点）模块名字Layout格式Layout文件分层图5.3Layout信息设置DRC验证后在结果显示环境显示结果DRC验证结果报告文件DRC验证后查看结果DRC验证数据存放文件DRC验证后在结果显示环境显示结果DRC验证结果报告文件DRC验证后查看结果DRC验证数据存放文件图5.4Outputs设置一般在这里默认设置就可以了图5.5DRCoptions设置验证时允许出现最多DRC的错误，当错误超过设置数量，DRC停止（ALL就是不设置）。设置在输出端的多边形被允许的最多顶点（ALL不设置）。保存DRC的验证路径。图5.6run路径保存RunDRC后出现。消除点亮显示消除点亮显示图5.7CalibreDRCRVE窗口选择错误后双击即可定位到错误部位的地点,并点亮错误部位，这里出现的错误有，系统给予的提示，让使用者检查这些东西，但该错误无法消除。5.2LVS验证检查版图与电路图的对比一致性一般叫做LVS（LayoutVersusSchematic）验证是在DRC验证完以后再进行，将版图导出GDS文件（GraphicalDesignSystem），这个GDS文件二进制格式的。如下图打开Calibre→RunnmLVS图5.8打开LVS验证因为第一次打开LVS时没有设置过验证路径与验证文件，所以可在跑完一次LVS后，选择设置newrunset，把LVS验证时所需要的设置保存为一个runsetfile,当下次在做LVS验证的时候直接load，上次保存的runsetfile，就不要再次设置了，节省时间。DRC验证也是如此运行路径ＬＶＳ的检查文件运行路径ＬＶＳ的检查文件图5.9LVS设置Rules命令，在/home/tooladm/proj/TaiShan/tech/pv/caliber.lvs打开用来做LVS检查的文件，层次及器件的定义是这个文件的主要内容。LVSRunDirectory进行LVS验证的路径。每个命令行后面的…可以用来打开目录，选择你需要的文件。版图的GDS文件分层版图的GDS文件分层图5.10LVSinputsInputs命令，若选择LayoutvsNetlist,则需要在Layout命令行里输入你要检查的版图的GDS文件。网表的CDL文件网表的CDL文件图5.11LVSinputs此时需注意Netlist命令中的TOPCell输入的名字要与网表里写的相同，而不一定要和layout命令中的Topcell名字一样。因为有时所画layout的TOPCell名字可能会与网表中的不同，所以要填对网表中需要验证文件的Topcell.若选择NetlistExtraction,则不会与电路图网表进行验证，就只从layout中抽取出网表。6.点击LVSOptions命令图5.12Setup图5.13LVSoptionsSetup→LVSOptionsSupply命令：AbortLVSonpower/groundneterrors,表示当电源和地线有一个因连线错误而短路就中断LVS.若出现电源地线短路,再验证LVS时不钩这个选项，展示结果就能顺利的报出电源地线短路的地方而不会停止LVS的验证。一般工作验证都不会希望画费很多不必要的时间，选上这个选项，就是节省时间。图5.14LVSoptionsGates下边选项里的Recognizeallgates选项，其功用为不把所有的逻辑门（或非/与非门，反相器，异或/同或门等等）calibreLVS都能将其作为单元来做比对。图5.15transcriptTranscrpt：RunLVS的过程相关的信息都会在这里显示，这个窗口现实的错误信息会告诉我们LVS无法顺利执行的原因。RunLVS：进行CalibreLVScheck。也可点击StartRVE手动打开RVE窗口。图5.16LVSRVE窗口代表你的LVScheck顺利通过了是在calibre-RVE窗口若出现了一个笑脸符号，每次看到笑脸时都觉得自己又完成了一件大事，如果出现错误的时候，像DRC一样，双击错误，即可定位到版图中的位置，，方便改正错误，当我们的LVS错误改完之后，我们还有在进行一次DRC检查，看是否在修改的途中，有没有产生新的DRC错误，若没有那表明我们的版图已经绘制成功了。5.3验证总结1．改完版图checkandsave必须要记得，最好深深记在心里。2．做完每个cell后记得归原点。3．在布局检查时一定要仔细检查每个需要连线的部位都确保连线，特别注意VSS，VDD,查线时用将线点亮显示，方便找出能够合并或着是能够减少长度的金属线。4．有时改过LVS通过的时候，通常还需在跑一遍DRC，这时可以将现在的版图在存为一个新的版图，以防在改动DRC的时候。LVS又会出现错误。5.在金属交叠的地方，要注意连接处金属的宽度，留意最小的宽度是否符合规则。6.LVS验证的时候会发现有一些线，以为自己连上了，可是因为格点设置的很小，以及电脑分辨率的问题，会导致一些线就差一个格点就能连上。7.当改LVS错误时，分为端口错误、net（连线）错误、器件错误等，首先我们先改端口错误，这类错误时最好改的，一般是忘记打pin（端口）或者pin的类型打错，其次改net的错误，net错误一般分为几种，第一种为短路，两条不一样的线连在一块报错，第二种为断路，两条本应该连在一块的线却没有连接。一般改完net错误，其他错误都会消失，如果还有器件识别不了的错误，再考虑注入层的注入是否正确，将其修正。如果是调用的器件调用错误，需要根据电路图上的数据换成正