基于斩波调制技术的低噪声电压放大器设计

[17]。为了确保互补差分对都处于饱和工作状态，VDD应该满足式3-4，既最小电源电压为VGSP+VDPsatVDD>VGSP+VDPsat+图3-3运放的输入互补差分对管结构电路图运放中输入级的跨导会随Vcm变化，如图3-4所示。当VCM接近VDD时，跨导为：gm=gmn=μnC当共模电压VCM接近零时，跨导为：gm=gmp=μp当共模电压VCM处于中间值时，总跨导为：gm=gmp+gmn图3-4跨导随共模电压的变化3.2.2折叠式共源共栅级斩波电路如图3-5所示为本文的斩波运放电路图，采用折叠式共源共栅结构。从图中我们可以看出斩波运放电路使用了三组斩波开关，斩波开关chop1负责对输入信号的调制，chop2和chop3实现对放大的信号解调和噪声失调调制功能。在斩波运放电路中，斩波开关置于什么位置对于信号的调制和解调至关重要。将chop1置于输入端对信号调制，chop2和chop3置于有源负载和共源共栅器件连接的低阻抗节点间实现信号的解调。将斩波开关放置在低阻抗节点而非传统的输出端，有助于提高斩波频率，并减少由MOSFET切换引起的随机失调和噪声。通常情况下，被斩波开关调制到高频的噪声和失调电压的消除是通过RC低通滤波器来实现的。本文没有专门设计低通滤波器，电路中的输出阻抗与输出级的米勒电容相结合，恰好形成了一个满足需求的一阶低通滤波器，从而有效地滤除高频噪声和失调电压。图3-5折叠式共源共栅斩波放大电路图从上图中可知斩波放大电路中的NM0、NM1、PM0和PM1组成互补差分输入驱动管，可以使输入信号在电源电压的整个范围内变化，互补差分输入结构通过差分放大的形式可以减少输入信号的线性失真，输入端口结合斩波开关对共模噪声和干扰有很好的抑制能力。PM2和NM2分别是互补差分输入对管的尾电流源管，为互补差分对提供稳定的电流，保证电路的正常工作，栅端分别接偏置电压VB1和VB2。NM0~NM2、PM0~PM2作为电路的输入级，能够抑制电路的噪声或不稳定因素对运放整体的影响，实现电压到电流的转换。NM4~NM7构成折叠式共源共栅电流镜结构把差动电流转换为电压传输到输出级。在小信号条件下，斩波运算放大器的输出电阻Ron1可表示为：ROn1=2gmp1电压增益公式为：AV1=Gm第一级折叠式共源共栅级斩波运算放大器的增益为：AV1=2gmp1g3.3ClassAB输出级本研究采用的输出级设计采用了ClassAB结构，能够确保运算放大器的输出级具有尽可能低的输出阻抗，使增益受负载变化的影响小，也可保证尽可能小的静态电流消耗，并实现较大的输出摆幅。图3-6是classAB类输出结构。图中的Vb1和Vb2分别为PM1和NM1提供偏置电压，且Vb1和Vb2偏置电压分别控制流经PM1和NM1的静态电流ID1和ID2。PM1和NM1的栅源电压随Vin发生变化而变化，当PM1管导通，则NM1管会趋于截止，反之，NM1管导通，PM1管会趋于截止。它们之间的电流相差为Iout时会对负载等效电容CL进行充放电，Iout是驱动电流，由负载提供。当ID1=ID2=IQ，Iout图3-6ClassAB输出结构如图3-7所示，浮动ClassAB共源输出级的PM1、NM1是输出驱动管，可以直接响应运产生的两个同向输出电压。PM4和NM4构成浮动电压源，NM2、NM3为NM4提供偏置,PM2和PM3为PM4提供偏置，Iref是基准电流。Vin动态变化，∆Vin是输入电压动态变化浮动的误差。对Vin加入交流大信号，并进行动态变化进行分析。当∆Vin>0时，VGSPM4增大，VGSNM4减小，PM4的漏电流会增大，NM4的漏电流减小，两者的变化量保持一致，该变化会持续到PM4的漏电流等于2Iref，这时输出驱动管PM1的漏电流变为最小值，NM1的漏电流为最大值，负载提供的驱动电流Iout也到达最大值，驱动负载的能力由此得到提高。同理，∆Vin<0时，也可以如上述进行分析。通过分析可知，浮动ClassAB类控制结构的输出驱动管的栅极电压差是保持恒定的，不受输入电压变化的影响。图3-7浮动ClassAB共源输出级电路图3-7中有两个跨导线性环由PM1~PM4、NM1~NM4组成，决定了输出驱动管PM1和NM1的静态电流大小。设K=μCox(WL)，KPM2=KPM3=KPM4=KNM2=KNM3=KNM4=1/AKVGSPM1+VGSPM4=VGSPM2+VGSPM3(3-11)VGSNM1+VGSNM4=VGSNM2+VGSNM3(3-12)根据漏电流公式推导得到：VGS=2ID结合上述式子可推导出：2IQK2IQKNM1上式子中IQ是NM1和PM1的静态电流，VGS是各晶体管的栅源电压，VtIQ=AIref由此可知静态电流IQ与基准电流Iref图3-8斩波运放浮动ClassAB共源输出级电路图如图3-8所示为本文斩波运算放大器的第二级浮动ClassAB输出级电路，PM12、NM12构成浮动电流源为PM7、NM8提供偏置电压，PM13、NM13构成浮动ClassAB控制电路。它们对输出级驱动管的栅端电压起相反作用，以此进行相位补偿。从图中可以看到PM12、NM12和PM13、NM13嵌套在共源共栅结构中，可以提高电路的稳定性。电容C0~C3是运放中的米勒补偿电容，保证整个运放的稳定运行。在小信号条件下，ClassAB输出级的输出电阻Ron2为：ROn2=r电压增益表达式为：AV2=Gm斩波运算放大器第二级ClassAB输出级的增益为：AV2=gmn8(ro斩波运算放大器的整体增益为：A=AV1∙AV23.4偏置电路在电路设计中，确立静态工作点是关键步骤，因为它对电路能否顺利运行起着决定性作用。偏置电路的功能是提供所需的偏置电压给晶体管器件，确保处于静态工作状态，从而保证整个系统稳定并输出正确结果。图3-9是本文运放的偏置电路，其产生四个不同的偏置电压为整个运放提供偏置，提高了稳定性。偏置电压VB1和VB2分别由PMOS管PM8、PM9确定，VB3由NMOS管NM9和NM11确定，VB4由NM3和NM10确定。为了精确复制两路电流，需要确保与电阻相连的MOS管与其对应的MOS管在工作状态上保持高度一致。图3-9偏置电路3.5整体电路图3-10为本文斩波运放的整体电路图，整体斩波运放由三部分组成：偏置电路、互补差分输入结构的折叠共源共栅电路为斩波运放的第一级、第二级为浮动ClassAB共源输出级。图3-10斩波运放整体电路图3.6本章小结本章节主要介绍了斩波运放的整体结构，由折叠式共源共栅级运放和ClassAB输出级构成一个二级运放，接着分析斩波运放的主体电路折叠式共源共栅斩波运放；分析了浮动ClassAB共源输出级的工作机制，并阐释了该输出级结构具备强大的负载驱动能力。介绍出了本文采用的偏置电路，为整个运放提供偏置，使各晶体管达到静态工作状态。最后给出本文研究的整体电路。第四章斩波运算放大电路仿真4.1开环参数指标仿真4.1.1开环增益、单位增益带宽和相位裕度图4-1是斩波运放的开环AC仿真得到的幅频特性曲线。仿真表明开环增益为114.65dB，单位增益带宽为8.15MHz。如图4-2所示，相位裕度为61.08°。AC仿真结果表明开环增益、单位增益带宽和相位裕度均符合本文设定的设计要求。图4-1斩波运算放大器的幅频特性图4-2斩波运算放大器的相位裕度4.1.2共模抑制比仿真如图4-3所示，斩波运算放大器的共模抑制比仿真曲线表明CMRR为103.035dB，符合本文的设计指标，说明电路具备较强的抗干扰能力。图4-3斩波运算放大器的共模抑制比仿真4.1.3电源抑制比仿真如图4-4所示，斩波放大器的电源抑制比仿真结果展示了电源抑制比曲线。仿真结果表明，电源抑制比达到了105dB，满足本文设定的设计标准。这表明电路对电源波动的敏感性较低，并且具有较强的电源纹波抑制性能。图4-4斩波运算放大器的电源抑制比仿真4.1.4功耗仿真如图4-5为本文斩波电路的仿真结果，对电路进行直流DC仿真，观察直流电压源的静态工作点，得到斩波运放的静态功耗大约为0.464mW。图4-5斩波运算放大器的静态功耗仿真4.2直流参数仿真4.2.1失调仿真在理论情况中，当运算放大器的两个输入端接收到相同的信号时，其输出理论上应为零。但在实际应用中，由于制造过程中的不完美和工艺限制，输出通常不会完全为零。这个误差就是运放的失调电压Vos，如图4-6对两输入端进行未加斩波的瞬态仿真，两值相减的绝对值就是放大器的失调电压，得到电路未加斩波的失调电压为40.87uV。图4-6运算放大器未加斩波的失调电压仿真同样，对电路加了斩波调制进行仿真得到的失调电压为15.98uV，如图4-7所示。从仿真结果中可知，斩波调制对运放中的失调起到一定的抑制作用。图4-7运算放大器加了斩波的失调电压仿真4.2.2噪声仿真对电路进行噪声仿真，噪声曲线如图4-8所示，上下两条曲线分别是未加斩波与加斩波噪声曲线，加了斩波通过PSS+Pnoise仿真得到。从图中可以看出未加斩波时，在100Hz处输入参考噪声的大小373.42nV/√Hz，加了斩波时在100Hz处输入参考噪声的大小21.65nV/√Hz，说明斩波运放对电路的1/f噪声有抑制作用。分别对未加斩波与加斩波电路在1~100Hz频段内的噪声进行积分，分别得到等效输入噪声为7.80μVrms和0.204μ图4-8斩波运算放大器噪声仿真曲线图4-9是斩波运放的噪声仿真曲线，在斩波频率100KHz处有一个尖峰，此处的噪声大小约为35nV/√Hz，尖峰表明斩波运放中的1/f噪声被调制到斩波频率的高频段，实现了噪声与输入信号的分离。图4-9斩波运算放大器的等效输入噪声仿真图4-10运算放大器无斩波噪声积分结果图4-11斩波运算放大器的噪声积分结果4.3本章小结在本章节中，我们主要对斩波运放的开环参数增益、单位增益带宽、相位裕度、共模抑制比、电源抑制比和静态功耗等性能等参进行仿真分析。仿真结果验证了这些参数均符合了本研究设定要求。还进行了电路中加入斩波与未加入斩波的噪声和失调电压仿真，仿真表明等效输入噪声和失调电压都符合设计的性能要求。本文研究的斩波运算放大器起到较好的1/f噪声和失调电压抑制作用。

第五章版图设计5.1版图的设计良好的版图设计对于确保芯片的性能和可靠性至关重要。版图的布局质量直接关联到芯片的性能表现。在版图布局阶段，需要版图绘画者严格遵循设计规范，并采用恰当的设计策略。5.1.1设计规则和技巧版图设计要求精确性，下面概述版图设计的基本规则以及在集成电路版图设计过程中我们可以使用的技巧方法。（1）最短原则：在绘制版图连接时，应当尽量选择最短路径作为最优路径，以降低寄生电阻对电路性能的影响。（2）最小延伸：最小延伸可以避免MOS管源极和漏极之间发生短路，也有助于帮助我们清晰地区分MOS管的源极和漏极区域。（3）最小宽度：在版图设计时，通常需要用到几层金属层连接，每层金属都有规定的最小宽度。由于不同的厂商有不同的制造工艺，绘制版图时金属层的信号线宽度会有所不同，而且金属层间相连的接触孔的最小尺寸也会有所区别。强调了在版图设计中要满足最小宽度要求的重要性，否则在后面的光刻工艺中可能也会导致晶体管金属层的断路问题。（4）最小距离：在版图绘制中，同一层金属间的距离同样关键。如果同一层使用了两种相同的金属层作为信号线，那么这两金属层之间的最小间距应该遵循它的最小距离原则。这样做是可以防止较短距离的掩膜层发生短路，保证芯片的正常性能。（5）版图合理化布局和模块化设计：遵循设计规则检查（DRC）的要求进行版图设计时，我们需要合理规划各模块间的连接。合理的布局有助于减少模块间信号传输的干扰，减小芯片的面积。5.1.2器件匹配器件的匹配在很大程度上决定了模拟集成电路的精度和性能。元件尺寸、掺杂浓度、氧化层厚度和其它元器件参数的微小变化都会影响器件不匹配,下面讨论几种一般元件的匹配方法。（1）确保所有MOSFET的通道长度相同，并且每个器件都包含相同数量的finger，以实现器件间的匹配。（2）元件应沿相同方向排列，以减少应力和倾斜带来的影响。（3）元件应紧密排列，以减少工艺参数的变化，确保元件参数的一致性。（4）为了增强电阻的匹配性，应选用相同的电阻材料来减少不同类型电阻的不匹配问题。（5）面对精密匹配的电容，可以采用正方形的样式来提高匹配精度。5.1.3闩锁效应闩锁效应是在特定CMOS超大规模集成电路工艺中特有的一种寄生效应，它可能影响其他电路中的器件。为了预防闩锁效应在版图设计过程中意外发生，可以采取以下预防措施：（1）在MOS电路工作时，确保良好的欧姆接触至关重要。对于PMOS管，应在其外围设置多个与电源接地相连的n阱接触孔；对于NMOS晶体管，建议在其周围布置一圈接地的衬底接触孔，并且孔的数量应尽可能增加。（2）增大NMOS、PMOS晶体管间的间隔，可以减少双极型晶体管的工作电流和增益。5.2斩波运放版图设计5.2.1斩波运放整体版图如图5-1所示为斩波运放的版图，在版图绘画时，考虑到电路图中信号走向、众多电容器以和运算放大器电路模块在版图位置的选取，绘画版图时尽量按照电路原理图的位置画，方便绘制连接线，各模块电路放在一块，让版图紧凑。本文的运放有很多的晶体管，大小各有不一，可以根据多个晶体管比较大小将大的晶体管拆分成多个大小相识的晶体管，最后再将电路中同一个晶体管拆分出来的管子运用源漏相接的方法，让晶体管间更加紧凑，同时也能节省很大的版图面积。再对相同结构晶体管环路加保护环，减少外部电场对版图器件的影响。本文有4个电容器件，C0、C1相同大小分为四个multiplier，C2、C3分为三个放置在外围环绕，如下图右侧电容放置是考虑到方便电容间连接，减少金属连接线，进一步减少版图使用面积。图5-1斩波运放版图5.2.2版图设计规则检查如图5-2所示，在SMIC180nm标准工艺下完成斩波运放的版图设计，进行DRC设计规则检查。版图设计中存在金属密度不均的问题，但在DRC检查中可以不考虑。DRC主要检查版图各器件之间的连接线、位置和距离大小是否符合设计规则，本次DRC检查通过。图5-2DRC设计规则检查验证图在设计规则检查完成后，进行版图与原理图验证是为了确保版图中的连线和元件参数与电路设计图相匹配。如图5-3是LVS版图和原理图一致性检查验证图，本次LVS检查通过。图5-3LVS版图和原理图一致性检查验证图5.3本章小结本章节主要讲解了版图设计的设计规则和技巧、器件匹配和避免闩锁效应的方法。对斩波运放的进行版图设计，并进行设计规则检查和版图与原理图的一致性验证。

第六章总结本文在SMIC180nm标准CMOS工艺下完成了基于斩波调制技术的低噪声放大器研究设计，通过不断查阅文献书籍，了解在运放中采用斩波调制技术可以有效地降低运算放大器中的噪声和失调的干扰，确保了电路中微弱信号的精确采集，提高了运放电路的精度和稳定性，本文研究的斩波运放因其较好的噪声失调抑制性能可以适用于仪表放大器、生物医学信号检测和传感器接口电路等高精度的测量系统中。本文研究的斩波运放为嵌套式两级斩波运放结构，折叠式共源共栅级的输入对管采用NMOS、PMOS互补差分输入对管，实现输入信号轨到轨全摆幅。ClassAB输出结构利用浮动电流源偏置电路提供必要的偏置，这不仅扩大了输出摆幅，还提升了PSRR，确保了静态电流的稳定性，并增强了对负载的驱动能力。低压共源共栅偏置电路为整个斩波运放提供偏置，保证运放电路工作在稳定状态。斩波开关采用CMOS开关管对输入信号、噪声和失调进行调制，信号的频率成分会被转移到斩波频率的奇数次谐波上，可以有效降低时钟馈通和电荷注入的影响，避免引入额外的残余失调电压。仿真得到增益达到115dB，单位增益带宽为8.15MHz，相位裕度为61°，功耗为0.464mW，CMRR为103dB，PSRR为105dB，等效输入噪声0.204μV由于本人能力有限，毕业设计的时间也比较紧迫，需要通过不断的查阅相关文献和资料获取本文设计的所需要的框架搭建内容分析填充，因为自身的集成电路知识基础比较薄弱，在研究过程中存在一定困难，对部分电路深入的理解还是欠缺，还是需要学习更多集成电路方面的知识。在这次设计中也深刻认识到只有沉下心来把基础的知识学会并掌握对于电路设计有非常大的帮助，能帮助快速发现问题并解决问题。

参考文献关宇，徐勇，赵斐等.采用斩波调制的运算放大器设计[J].军事通信技术,2012.李威，张兆浩，吴次南.低噪声低功耗斩波运放的分析与设计[J].电子科技，2016.王菊湘.低噪声电压放大调理芯片的设计与实现[D].硕士学位论文,南京邮电大学，2021.李春龙.应用于便携式设备的生物电信号读取电路研究[D].硕士学位论文,桂林电子科技大学，2017.张文博.隧穿式磁阻传感器接口ASIC芯片设计[D].工程硕士学位论文：哈尔滨工业大学,2018.梁凯.生物医学信号CMOS模拟前端芯片设计与研究[D].华南理工大学,2012.陈权书.高精度低功耗高带宽轨对轨运算放大器的设计[D].湖南大学,2022.骆妙艺,凌朝东,李国刚.一种适合检测生物电信号的基于斩波技术的放大器[J].现代电子技术,2007.严正楠.用于生物电信号采集的低噪声斩波稳定模拟前端的设计与实现[D].硕士学位论文,上海交通大学，2018.王巍,王伊昌,赵汝法,等.一种低噪声的斩波电流反馈仪表放大器[J].微电子学与计算机,2019.刘悦凯.神经信号探测前端低噪声低功耗斩波放大器[D].硕士学位论文，东南大学,2021.张三锋,低功耗生物信号采集前端研究[D].博士学位论文,电子科技大学,2021.马伟,王宇,王美玉等.一种针对小信号探测的低噪声放大器[J].半导体技术,2022.马玉良.低噪声仪表放大器的研究与设计[D