2025年学历类自考专业(计算机应用)计算机系统结构-计算机组成原理参考题库含答案解析

2025年学历类自考专业(计算机应用)计算机系统结构-计算机组成原理参考题库含答案解析一、单选题（共35题）1.在计算机组成原理中，关于Cache的地址映射方式，若主存容量为4GB，Cache容量为4MB，块大小为64B，采用直接映射方式，则主存地址中“标记”字段的位数是多少？【选项】A.12位B.16位C.18位D.22位【参考答案】C【解析】1.块大小64B，则块内地址占6位（2^6=64）。2.Cache容量4MB，块数=4MB/64B=65536块，因此索引字段占16位（2^16=65536）。3.主存地址总位数：4GB=2^32，共32位。4.标记位数=总位数-索引位-块内地址位=32-16-6=10位。2.下列关于中断处理过程的描述中，错误的是哪一项？【选项】A.中断隐指令负责保存程序计数器PC的值B.中断服务程序的入口地址由硬件直接生成C.多重中断允许在处理一个中断时响应更高优先级的中断D.中断向量表存储的是中断服务程序的完整代码【参考答案】D【解析】1.中断向量表存储的是中断服务程序的入口地址，而非完整代码。2.选项A正确：中断隐指令自动保存PC，确保中断返回后能继续原程序。3.选项B正确：硬件通过中断类型号查找中断向量表获得入口地址。4.选项C正确：多重中断通过中断屏蔽实现优先级嵌套。3.某计算机指令流水线分为取指（IF）、译码（ID）、执行（EX）、访存（MEM）、写回（WB）5个阶段。若连续执行10条指令，采用理想流水线（无冲突），则总耗时是多少时钟周期？【选项】A.14B.13C.10D.50【参考答案】A【解析】1.流水线时钟周期数公式：总周期数=段数+指令数-12.本题段数5，指令数10，总周期=5+10-1=14。3.选项D错误（5*10=50），未考虑流水线并行特性。4.下列关于虚拟存储器的叙述，正确的是哪一项？【选项】A.页表存储在主存中，用于记录逻辑页号与Cache块的映射关系B.TLB（快表）是页表的高速缓存，可减少访存次数C.页面置换算法仅由硬件实现D.虚拟地址空间大小等于物理地址空间大小【参考答案】B【解析】1.选项A错误：页表记录逻辑页号与物理页号的映射，非Cache映射。2.选项B正确：TLB缓存页表项，加速地址转换。3.选项C错误：置换算法通常由操作系统实现。4.选项D错误：虚拟地址空间通常大于物理地址空间。5.某浮点数格式为：1位符号位，8位移码表示阶码，23位补码表示尾数。若将其阶码改为偏置常数为127的移码，则十进制数-0.375的规格化表示是什么？【选项】A.10111110010000000000000000000000B.10111110110000000000000000000000C.10111110100000000000000000000000D.11000000010000000000000000000000【参考答案】B【解析】1.-0.375=-3/8=-0.011B=-1.1×2^(-2)（规格化）。2.符号位1，阶码：-2+127=125=01111101B。3.尾数补码：1.1→隐含最高位1后，剩余尾数为100000...（补码符号扩展）。4.组合后为10111110110000000000000000000000。6.下列关于DMA方式的描述，错误的是哪一项？【选项】A.DMA请求优先级高于中断请求B.每传输一个数据需占用一个总线周期C.DMA控制器可独立访问主存D.数据传输前需由CPU初始化DMA控制器【参考答案】A【解析】1.选项A错误：DMA请求优先级通常低于高速中断（如时钟中断）。2.选项B正确：DMA采用周期窃取方式，每次传输占用一个总线周期。3.选项C正确：DMA控制器具有总线控制权。4.选项D正确：CPU需设置DMA的起始地址和数据长度。7.某计算机采用小端存储方式，若32位整数0x12345678存放在地址0x8000中，则地址0x8001处存储的字节内容是什么？【选项】A.0x12B.0x34C.0x56D.0x78【参考答案】C【解析】1.小端存储：低位字节存入低地址。2.0x12345678按字节分解为：0x78（最低位）→0x8000，0x56→0x8001，0x34→0x8002，0x12（最高位）→0x8003。3.因此地址0x8001存储0x56。8.在指令系统中，下列寻址方式中，操作数有效地址为“寄存器内容+指令中形式地址”的是哪种方式？【选项】A.直接寻址B.寄存器间接寻址C.基址寻址D.变址寻址【参考答案】D【解析】1.变址寻址：有效地址=变址寄存器内容+形式地址。2.选项A错误：直接寻址的有效地址=形式地址。3.选项B错误：寄存器间接寻址的有效地址=寄存器内容。4.选项C错误：基址寻址通常用于程序重定位，基址寄存器由系统管理。9.下列关于RISC与CISC架构的对比，错误的是哪一项？【选项】A.RISC指令长度固定，CISC指令长度可变B.RISC采用硬布线控制器为主，CISC多采用微程序控制C.RISC寄存器数量较少，CISC寄存器数量较多D.RISC强调流水线效率，CISC强调指令功能丰富【参考答案】C【解析】1.选项C错误：RISC架构通常具有更多通用寄存器以优化流水线。2.选项A正确：RISC指令规整（如32位定长），CISC指令长度可变（如x86）。3.选项B正确：RISC的简单指令适合硬布线实现高速控制。4.选项D正确：RISC通过精简指令集提升流水线并行度。10.在总线仲裁方式中，下列哪种方式可能产生“总线饥饿”现象？【选项】A.链式查询B.计数器定时查询C.独立请求D.分布式仲裁【参考答案】A【解析】1.链式查询中设备优先级固定，若高优先级设备频繁请求，低优先级设备可能长期无法获得总线使用权（饥饿）。2.选项B可通过计数器轮询动态调整优先级。3.选项C和D可通过灵活策略避免饥饿。11.在计算机存储系统中，Cache与主存之间的地址映射方式中，以下哪种方式可以实现主存中的任意一块都可以映射到Cache中的任意一块？【选项】A.直接映射B.全相联映射C.组相联映射D.段页式映射【参考答案】B【解析】全相联映射允许主存的任意一块映射到Cache的任意一块，具有最高的灵活性，但实现成本较高；直接映射将主存块固定映射到Cache的特定位置；组相联映射是前两者的折中，将Cache分组，主存块可映射到组内任意位置；段页式映射属于存储管理方式，与Cache映射无关。12.下列选项中，哪种寻址方式在指令执行过程中需要访问内存两次？【选项】A.立即寻址B.直接寻址C.间接寻址D.寄存器寻址【参考答案】C【解析】间接寻址需先访问内存获取操作数的实际地址，再根据该地址访问内存获取数据，共访问两次；立即寻址的操作数在指令中，无需访存；直接寻址通过指令中的地址直接访存一次；寄存器寻址的操作数在寄存器中，无需访存。13.在浮点数表示中，若阶码采用移码、尾数采用补码，且规格化要求尾数最高位为1，则下列哪个数是合法的规格化形式？（假设阶码和尾数均用5位表示）【选项】A.尾数1.1001B.尾数0.1101C.尾数1.0101D.尾数0.1010【参考答案】A【解析】规格化要求尾数最高有效位为1（补码表示时符号位与最高数值位不同）。选项A（1.1001）为负数补码，符号位1与数值最高位1不同；选项B、D最高数值位为0，未规格化；选项C（1.0101）符号位1与数值最高位0不同，但尾数绝对值小于1/2，需左规。14.某计算机采用微程序控制器，若微指令格式中控制字段长度为16位，采用直接编码方式，则最多可同时启动多少个微操作？【选项】A.16B.32C.64D.256【参考答案】A【解析】直接编码方式下，控制字段的每一位对应一个微操作信号。若控制字段为16位，则最多可同时启动16个微操作（每位为1时启动对应微操作）。若采用字段编码方式，可通过分组增加操作数量，但题目明确为直接编码。15.在总线仲裁的集中式控制方式中，哪种方法对电路故障最敏感且优先级固定？【选项】A.链式查询B.计数器定时查询C.独立请求D.分布仲裁【参考答案】A【解析】链式查询通过总线授权信号串联传递，离控制器最近的设备优先级最高且固定。若某设备故障，其后设备无法获得总线使用权（故障敏感）；计数器定时查询优先级可变；独立请求按控制器策略分配优先级；分布仲裁属于分散控制方式。16.关于中断处理过程，以下哪一阶段必须由硬件完成？【选项】A.保护被中断程序的现场B.执行中断服务程序C.关闭中断允许触发器D.识别中断源并形成入口地址【参考答案】D【解析】中断源识别和入口地址生成通常由中断控制器硬件实现（如中断向量法）；保护现场可由硬件或软硬件协作完成；执行中断服务程序为软件行为；关闭中断允许触发器虽由硬件指令实现，但非“必须”阶段（可中断嵌套）。17.某计算机指令系统采用定长操作码，若需支持60条不同指令，则操作码至少需要多少位？【选项】A.5位B.6位C.7位D.8位【参考答案】B【解析】$2^n\geq60$，计算得$n=6$（$2^6=64$）。5位只能表示$2^5=32$条指令，不足以覆盖60条；6位即可满足需求，余下4种编码可用于扩展。18.下列存储器中，存取速度最快的是？【选项】A.静态RAM（SRAM）B.动态RAM（DRAM）C.闪存（FlashMemory）D.磁盘（Disk）【参考答案】A【解析】SRAM利用触发器存储数据，无需刷新，速度最快（通常几纳秒级）；DRAM需刷新，速度较慢（几十纳秒级）；闪存为块读写设备，速度更低；磁盘为机械装置，访问时间在毫秒级。19.在DMA传输过程中，总线控制权由谁掌握？【选项】A.始终由CPU掌握B.始终由DMA控制器掌握C.传输前由CPU分配，传输时DMA控制器接管D.CPU与DMA控制器交替使用【参考答案】C【解析】DMA传输前，CPU初始化参数并释放总线；传输阶段DMA控制器接管总线，直接与内存交换数据；传输结束后，DMA控制器交还总线控制权给CPU。此为“周期窃取”方式的特点。20.RISC处理器设计的主要特点不包括以下哪项？【选项】A.采用流水线技术B.指令长度固定C.控制器采用微程序设计D.寄存器数量较多【参考答案】C【解析】RISC通常采用硬布线控制器以提高速度，而微程序控制器更适用于CISC（指令复杂）。RISC特点包括：固定指令长度、流水线技术、大量通用寄存器、精简指令集等。21.在计算机系统中，程序中断方式处理中断的过程中，正确的处理步骤顺序是？A.关中断→保护现场→执行中断服务程序→恢复现场→开中断→返回断点B.保护现场→关中断→执行中断服务程序→开中断→恢复现场→返回断点C.关中断→保护现场→开中断→执行中断服务程序→关中断→恢复现场→开中断→返回断点D.关中断→保护现场→执行中断服务程序→开中断→恢复现场→返回断点【选项】A.选项AB.选项BC.选项CD.选项D【参考答案】C【解析】1.**关中断**：为确保中断处理过程不被打断，需先关闭中断允许标志。2.**保护现场**：保存当前程序计数器（PC）、状态寄存器等关键信息至栈或专用寄存器。3.**开中断（嵌套中断支持）**：允许更高优先级中断在此阶段插入。4.**执行中断服务程序**：运行具体的中断处理代码。5.**关中断**：防止恢复现场过程被新的中断干扰。6.**恢复现场**：将保存的现场信息还原至原状态。7.**开中断**：重新允许中断响应。8.**返回断点**：通过中断返回指令回到原程序继续执行。干扰项A错在省略嵌套中断支持（开/关中断步骤不完整），B/D均未体现嵌套中断的完整流程。22.某计算机指令流水线分为取指（IF）、译码（ID）、执行（EX）、访存（MEM）、写回（WB）5个阶段，各阶段耗时分别为2ns、1ns、3ns、2ns、1ns。若采用非流水线方式执行10条指令，总耗时是？A.90nsB.45nsC.9nsD.18ns【选项】A.选项AB.选项BC.选项CD.选项D【参考答案】A【解析】1.**非流水线计算**：每条指令顺序执行全部5个阶段，单条指令耗时=2+1+3+2+1=9ns。2.**10条指令总耗时**：9ns×10=90ns。干扰项B误按流水线公式计算（首个指令完整周期+(n-1)×最慢阶段），C为单条指令时间，D为流水线执行时间（9+9×1=18ns）。23.下列存储设备中，属于计算机系统“辅助存储器”的是？A.高速缓存（Cache）B.寄存器组C.固态硬盘（SSD）D.主存储器（DRAM）【选项】A.选项AB.选项BC.选项CD.选项D【参考答案】C【解析】1.**存储层次分类**：-**主存**：DRAM（选项D）。-**辅存**：SSD、硬盘等（选项C）。-**高速缓存**：Cache（选项A）。-**寄存器**：CPU内部寄存器（选项B）。干扰项A/B/D均属于主存层次以上设备，只有SSD用于长期数据存储。24.在补码表示法中，8位二进制数10011011对应的十进制真值是？A.-101B.-99C.155D.-27【选项】A.选项AB.选项BC.选项CD.选项D【参考答案】A【解析】1.**补码转真值**：最高位为1表示负数，剩余位取反加1得绝对值的二进制。-原码：10011011→符号位1，数值位0011011。-取反：1100100，加1得1100101→二进制101即为十进制5。-真值=-(64+32+4+1)=-101。干扰项B未正确计算补码转换，C误作无符号数处理（155），D对应原码错误转换。25.关于总线控制方式，以下描述正确的是？A.同步总线定时依靠设备握手信号协调传输时序B.异步总线需统一时钟信号同步操作C.半同步总线结合同步时钟与异步应答机制D.分离式总线传输中地址和数据永不分离【选项】A.选项AB.选项BC.选项CD.选项D【参考答案】C【解析】1.**总线控制方式对比**：-**同步总线**：依赖统一时钟（选项B描述错误）。-**异步总线**：通过握手信号（Req/Ack）协调（选项A描述错误）。-**半同步总线**：在同步基础上加入等待信号（选项C正确）。-**分离式总线**：将地址、数据、控制信号分时复用（选项D错误）。26.某Cache采用全相联映射，主存地址位数20位，Cache容量8KB，每块32字节。则主存地址中“块内地址”字段的位数是？A.5位B.13位C.10位D.8位【选项】A.选项AB.选项BC.选项CD.选项D【参考答案】A【解析】1.**块内地址计算**：每块32字节=2^5字节，需5位地址定位块内偏移量（选项A）。2.**其他字段**：全相联映射无需索引字段，标记字段=20-5=15位。干扰项B（13位）为Cache总地址位数（8KB=2^13B），C误将Cache行数（256行=2^8）与块内地址混淆。27.CPU响应可屏蔽中断的条件不包括？A.当前指令执行结束B.未处理同级或更高级中断C.中断允许触发器状态为开启D.Cache缺失异常发生【选项】A.选项AB.选项BC.选项CD.选项D【参考答案】D【解析】1.**中断响应条件**：-指令执行结束（选项A属条件）。-无更高优先级中断（选项B属条件）。-中断允许标志IF=1（选项C属条件）。2.**Cache缺失**属于异常（陷阱），非可屏蔽中断（选项D是正确答案）。28.采用RISC处理器的典型特征是？A.指令长度不固定，寻址方式多样B.大量使用微程序控制器C.仅支持Load/Store访存指令D.通用寄存器数量通常少于10个【选项】A.选项AB.选项BC.选项CD.选项D【参考答案】C【解析】1.**RISC核心特征**：-定长指令、精简寻址（选项A描述的是CISC）。-硬连线控制为主（选项B错误）。-访存专用Load/Store指令（选项C正确）。-大量通用寄存器（通常≥32个，选项D错误）。29.某总线频率为200MHz，数据线宽度64位，每时钟周期传输2次数据。其理论峰值带宽是？A.3.2GB/sB.1.6GB/sC.6.4GB/sD.12.8GB/s【选项】A.选项AB.选项BC.选项CD.选项D【参考答案】A【解析】1.**带宽计算公式**：带宽=频率×数据宽度×每周期传输次数/8（字节转换）=200MHz×64bit×2/8=200×10^6×8B×2=3200MB/s=3.2GB/s（选项A）。干扰项B未考虑双倍传输（1.6GB/s），C错算为200×64/8×2=3.2GB/s混淆单位，D误用4次传输。30.DMA控制器在数据传输期间占用总线时，CPU处于何种状态？A.暂停一个时钟周期B.保持总线权继续执行非访存指令C.完全停止工作等待DMA结束D.释放总线权进入等待状态【选项】A.选项AB.选项BC.选项CD.选项D【参考答案】D【解析】1.**DMA工作过程**：-CPU初始化DMA后释放总线控制权（选项D正确）。-DMA独占总线传输数据，CPU无法访问总线（选项B错误）。-传输结束DMA交还总线权，CPU继续运行（非完全停止，选项C错误）。干扰项A描述的是总线周期窃取模式中的短暂暂停，非典型DMA特征。31.在计算机组成原理中，关于Cache的映射方式，下列描述错误的是：A.全相联映射方式中，主存任意一块可映射到Cache的任意位置B.直接映射方式会导致"冲突失效"问题C.组相联映射采用了折中策略，既减少冲突又节省硬件开销D.全相联映射不需要替换算法，因为Cache永远不满【选项】A.全相联映射方式中，主存任意一块可映射到Cache的任意位置B.直接映射方式会导致"冲突失效"问题C.组相联映射采用了折中策略，既减少冲突又节省硬件开销D.全相联映射不需要替换算法，因为Cache永远不满【参考答案】D【解析】全相联映射虽然主存块可映射到Cache任意位置，但Cache容量有限，当Cache满时必须通过替换算法（如LRU）选择被替换块。因此D错误。A描述正确；直接映射因固定映射关系易造成冲突失效（B正确）；组相联映射通过分组平衡成本和效率（C正确）。32.下列关于指令周期的叙述中，正确的是：A.间址周期一定出现在取指周期之后B.执行周期完成后必然进入中断周期C.所有指令的指令周期均包含取指、间址、执行和中断四个阶段D.CPU从主存取出一条指令的时间称为机器周期【选项】A.间址周期一定出现在取指周期之后B.执行周期完成后必然进入中断周期C.所有指令的指令周期均包含取指、间址、执行和中断四个阶段D.CPU从主存取出一条指令的时间称为机器周期【参考答案】A【解析】间址周期仅在需要间接寻址时出现在取指后（A正确）。中断周期仅在中断请求时触发（B错误）；基本指令周期仅含取指和执行阶段（C错误）；取指令的时间是指令周期的一部分，机器周期是完成特定操作（如存取）的时间单位（D错误）。33.某计算机采用2K×8位的ROM芯片和4K×4位的RAM芯片组成16K×8位的存储器系统，需RAM芯片数量为：A.4片B.8片C.16片D.32片【选项】A.4片B.8片C.16片D.32片【参考答案】B【解析】总容量16K×8位=128K位。每片RAM容量4K×4位=16K位，且需满足字长扩展（4位→8位）和容量扩展。字长扩展需2片一组并联为4K×8位，再128K÷(4K×8)=4组，总计2×4=8片。34.总线的异步通信方式的特点是：A.采用统一的时钟信号控制传输B.通过握手信号（如就绪、应答）协调操作C.适用于高速模块间数据传送D.总线周期长度固定【选项】A.采用统一的时钟信号控制传输B.通过握手信号（如就绪、应答）协调操作C.适用于高速模块间数据传送D.总线周期长度固定【参考答案】B【解析】异步通信依赖握手信号协调时序（B正确），而A描述的是同步通信。异步适用于速度差异大的设备（C错误），且总线周期可变（D错误）。35.CPU的组成不包含下列哪个部件？A.运算器B.控制器C.指令寄存器D.主存储器【选项】A.运算器B.控制器C.指令寄存器D.主存储器【参考答案】D【解析】CPU由运算器（算术逻辑单元）、控制器（含指令寄存器）等组成，主存储器属于独立子系统（D不属于CPU）。指令寄存器存放当前执行指令（C属于CPU）。二、多选题（共35题）1.下列有关计算机组成原理中存储器分类的说法，正确的有：A.RAM既可读也可写，断电后数据不丢失B.掩模ROM出厂后内容不可更改，适用于存储固定程序C.EPROM需用紫外线擦除，可多次编程D.闪存属于非易失性存储器，读取速度低于DRAM【选项】A.RAM既可读也可写，断电后数据不丢失B.掩模ROM出厂后内容不可更改，适用于存储固定程序C.EPROM需用紫外线擦除，可多次编程D.闪存属于非易失性存储器，读取速度低于DRAM【参考答案】B,C,D【解析】A选项错误：RAM断电后数据会丢失，DRAM和SRAM均属于易失性存储器。B选项正确：掩模ROM内容在生产时固化，不可修改，适合固定程序。C选项正确：EPROM通过紫外线擦除数据并重新编程。D选项正确：闪存属于非易失性存储器，其读取速度普遍低于DRAM但高于硬盘。2.关于指令系统的寻址方式，下列描述错误的有：A.立即寻址中操作数在指令中直接给出B.直接寻址的有效地址由指令中的地址码直接提供C.寄存器间接寻址中寄存器存放操作数本身D.基址寻址通过修改基址寄存器内容实现程序重定位【选项】A.立即寻址中操作数在指令中直接给出B.直接寻址的有效地址由指令中的地址码直接提供C.寄存器间接寻址中寄存器存放操作数本身D.基址寻址通过修改基址寄存器内容实现程序重定位【参考答案】C【解析】A选项正确：立即寻址操作数即为指令中的立即数。B选项正确：直接寻址的有效地址无需计算。C选项错误：寄存器间接寻址时，寄存器存放操作数地址而非操作数本身。D选项正确：基址寻址通过基址寄存器参与地址计算实现动态重定位。3.关于总线的描述，正确的有：A.单总线结构成本低但易产生性能瓶颈B.同步总线由统一时钟控制时序C.USB总线采用并行传输方式D.总线仲裁方式包括链式查询和独立请求【选项】A.单总线结构成本低但易产生性能瓶颈B.同步总线由统一时钟控制时序C.USB总线采用并行传输方式D.总线仲裁方式包括链式查询和独立请求【参考答案】A,B,D【解析】A选项正确：单总线结构设备共享同一总线导致竞争延迟。B选项正确：同步总线采用全局时钟同步信号传输。C选项错误：USB采用差分信号串行传输以提高抗干扰能力。D选项正确：链式查询、计时器查询和独立请求均为常见仲裁方式。4.下列与浮点数表示相关的说法，错误的有：A.IEEE754单精度格式阶码使用移码表示B.规格化处理时尾数最高位必须为1C.阶码溢出可能导致“上溢”或“下溢”D.双精度浮点数阶码长度为8位【选项】A.IEEE754单精度格式阶码使用移码表示B.规格化处理时尾数最高位必须为1C.阶码溢出可能导致“上溢”或“下溢”D.双精度浮点数阶码长度为8位【参考答案】D【解析】A选项正确：IEEE754采用偏移值为127的移码表示阶码。B选项正确：规格化要求尾数最高有效位为1（隐含存储）。C选项正确：阶码全1时上溢，全0时下溢。D选项错误：双精度浮点数阶码为11位，单精度为8位。5.CPU控制器的组成部分包括：A.程序计数器（PC）B.指令寄存器（IR）C.运算器（ALU）D.时序发生器【选项】A.程序计数器（PC）B.指令寄存器（IR）C.运算器（ALU）D.时序发生器【参考答案】A,B,D【解析】A选项正确：PC属于控制器，用于存放下一条指令地址。B选项正确：IR存放当前执行的指令。C选项错误：ALU属于运算器组件，负责算术逻辑运算。D选项正确：时序发生器产生控制各部件操作的时序信号。6.关于Cache和主存的映射方式，正确的有：A.直接映射中每个主存块只能映射到固定Cache行B.全相联映射的地址变换速度快于组相联映射C.组相联映射是直接映射和全相联映射的折中D.LRU替换算法常用于全相联映射【选项】A.直接映射中每个主存块只能映射到固定Cache行B.全相联映射的地址变换速度快于组相联映射C.组相联映射是直接映射和全相联映射的折中D.LRU替换算法常用于全相联映射【参考答案】A,C,D【解析】A选项正确：直接映射通过取模运算固定映射位置。B选项错误：全相联映射需检索所有Cache行，速度最慢。C选项正确：组相联映射将Cache分组，组内全相联映射。D选项正确：LRU需记录访问历史，全相联映射适用性强。7.下列属于DMA传输特点的是：A.数据传输以字节为单位B.传输过程需CPU参与C.可在主存与I/O设备间直接传送数据D.需占用系统总线控制权【选项】A.数据传输以字节为单位B.传输过程需CPU参与C.可在主存与I/O设备间直接传送数据D.需占用系统总线控制权【参考答案】C,D【解析】A选项错误：DMA通常以数据块为单位传输。B选项错误：DMA传输期间CPU仅初始化操作，不参与实际传输。C选项正确：DMA控制器直接管理主存与I/O设备数据交换。D选项正确：DMA通过总线请求机制获得总线控制权。8.下列属于中断处理过程阶段的是：A.中断请求B.指令预取C.中断响应D.中断服务程序执行【选项】A.中断请求B.指令预取C.中断响应D.中断服务程序执行【参考答案】A,C,D【解析】标准中断处理流程包括：中断请求→中断判优→中断响应→保护现场→中断服务→恢复现场→中断返回。A、C、D分别对应请求、响应和执行阶段；B选项为CPU流水线操作，与中断无关。9.关于I/O接口功能的描述，正确的有：A.实现数据格式转换（如串并转换）B.提供设备状态寄存器和控制寄存器C.直接执行算术逻辑运算D.协调主机与外设的速度差异【选项】A.实现数据格式转换（如串并转换）B.提供设备状态寄存器和控制寄存器C.直接执行算术逻辑运算D.协调主机与外设的速度差异【参考答案】A,B,D【解析】A选项正确：接口常包含数据缓冲和格式转换电路。B选项正确：接口寄存器用于暂存数据、状态及控制命令。C选项错误：算术逻辑运算由CPU或专用运算部件完成。D选项正确：缓冲机制可缓解主机与外设速度不匹配问题。10.下列与指令流水线相关的概念，正确的有：A.结构冒险因硬件资源冲突引起B.数据冒险可通过旁路技术解决C.控制冒险主要由转移指令导致D.超流水线通过增加流水段提高效率【选项】A.结构冒险因硬件资源冲突引起B.数据冒险可通过旁路技术解决C.控制冒险主要由转移指令导致D.超流水线通过增加流水段提高效率【参考答案】A,B,C,D【解析】A选项正确：如访存阶段只有一个存储器端口引发冲突。B选项正确：旁路（转发）技术将计算结果直接传给后续指令。C选项正确：分支或跳转指令导致预取指令无效。D选项正确：超流水线将各阶段细分为更多子阶段以提高吞吐率。11.1.以下关于冯·诺依曼计算机结构的描述中，正确的有：A.采用二进制表示数据和指令B.程序和数据分开存储在独立的物理空间C.以运算器为中心，指令通过控制器解释执行D.指令和数据均以同等地位存放在存储器中【选项】A.采用二进制表示数据和指令B.程序和数据分开存储在独立的物理空间C.以运算器为中心，指令通过控制器解释执行D.指令和数据均以同等地位存放在存储器中【参考答案】ACD【解析】A正确：冯·诺依曼结构的基础之一是二进制表示。B错误：冯·诺依曼结构采用存储程序思想，指令与数据共用一个存储器空间。C正确：经典冯·诺依曼结构以运算器为中心，控制器负责指令译码和执行。D正确：指令和数据无区别地存放在同一存储器内，通过地址访问。12.2.下列存储器中，属于非易失性存储器的有：A.SRAMB.DRAMC.FlashMemoryD.磁盘【选项】A.SRAMB.DRAMC.FlashMemoryD.磁盘【参考答案】CD【解析】A错误：SRAM是静态随机存储器，断电后数据丢失。B错误：DRAM是动态随机存储器，断电后数据丢失。C正确：闪存（FlashMemory）是非易失性存储器。D正确：磁盘（如硬盘）是非易失性存储介质。13.3.以下关于中断处理的描述中，正确的有：A.中断向量表存储中断服务程序的入口地址B.关中断期间CPU不响应任何中断请求C.多重中断处理需采用堆栈保存断点D.DMA请求的优先级低于外部中断【选项】A.中断向量表存储中断服务程序的入口地址B.关中断期间CPU不响应任何中断请求C.多重中断处理需采用堆栈保存断点D.DMA请求的优先级低于外部中断【参考答案】ABC【解析】A正确：中断向量表用于索引不同中断源的服务程序地址。B正确：关中断状态会屏蔽所有可屏蔽中断。C正确：多重中断需通过堆栈保存返回地址和状态寄存器值。D错误：DMA请求优先级通常高于外部中断，以避免数据丢失。14.4.CPU的时序控制方式包括：A.同步控制B.异步控制C.水平型微指令控制D.联合控制【选项】A.同步控制B.异步控制C.水平型微指令控制D.联合控制【参考答案】ABD【解析】A正确：同步控制由统一时钟信号协调操作。B正确：异步控制通过应答信号协调部件操作。C错误：水平型微指令属于微程序控制器设计范畴，非时序控制方式。D正确：联合控制综合同步和异步两种方式。15.5.以下关于Cache的叙述中，正确的有：A.全相联映射的冲突率最低B.LRU替换策略基于局部性原理C.写回法需配合脏位标识修改状态D.直接映射的地址变换速度快于组相联映射【选项】A.全相联映射的冲突率最低B.LRU替换策略基于局部性原理C.写回法需配合脏位标识修改状态D.直接映射的地址变换速度快于组相联映射【参考答案】ABCD【解析】A正确：全相联映射允许任意块位置存放，冲突率最低。B正确：LRU（最近最少使用）策略利用时间局部性优化替换。C正确：写回法仅在换出时更新主存，脏位标记数据是否被修改。D正确：直接映射通过简单取模定位块，速度最快。16.6.在指令系统中，属于隐式寻址方式特征的有：A.操作数地址隐含在指令码中B.需要额外的存储器访问周期C.缩短指令长度D.常用于零地址指令【选项】A.操作数地址隐含在指令码中B.需要额外的存储器访问周期C.缩短指令长度D.常用于零地址指令【参考答案】ACD【解析】A正确：隐式寻址不显式给出操作数地址（如累加器ACC隐含操作数）。B错误：隐式寻址无需额外访存周期。C正确：因无需地址字段，指令长度缩短。D正确：零地址指令（如堆栈操作）依赖隐含约定获取操作数。17.7.以下总线仲裁方式中，属于集中式仲裁的有：A.链式查询B.计数器定时查询C.独立请求D.分布式仲裁【选项】A.链式查询B.计数器定时查询C.独立请求D.分布式仲裁【参考答案】ABC【解析】A正确：链式查询依赖中央仲裁器的授权信号沿链传递。B正确：计数器定时查询由中央仲裁器轮询设备编号。C正确：独立请求通过中央仲裁器直接处理多个请求信号。D错误：分布式仲裁无中央仲裁器，各设备自主竞争总线。18.8.虚拟存储器管理需解决的关键问题包括：A.地址变换B.页面置换算法C.主存分配策略D.页面大小选择【选项】A.地址变换B.页面置换算法C.主存分配策略D.页面大小选择【参考答案】AB【解析】A正确：需通过页表或快表实现虚地址到物理地址的转换。B正确：缺页时需选择被替换的页面（如FIFO、LRU算法）。C错误：主存分配策略由操作系统负责，非虚拟存储器专属问题。D错误：页面大小通常由硬件设计固定，不属于运行时管理问题。19.9.下列属于微程序控制器特点的有：A.设计灵活性高B.执行速度慢于硬布线控制器C.微指令格式分为水平型和垂直型D.可通过修改微代码实现指令集扩展【选项】A.设计灵活性高B.执行速度慢于硬布线控制器C.微指令格式分为水平型和垂直型D.可通过修改微代码实现指令集扩展【参考答案】ABCD【解析】A正确：微程序控制器结构规整，易于修改和扩展。B正确：因需从控存读取微指令，速度低于硬布线控制器。C正确：水平型微指令并行控制信号多，垂直型接近机器指令。D正确：通过更新控存中的微程序可增加新指令功能。20.10.关于I/O控制方式，下列描述正确的有：A.程序查询方式CPU利用率最低B.中断方式适用于低速设备批量传输C.DMA方式传输由控制器独立管理D.通道方式可执行通道程序控制I/O操作【选项】A.程序查询方式CPU利用率最低B.中断方式适用于低速设备批量传输C.DMA方式传输由控制器独立管理D.通道方式可执行通道程序控制I/O操作【参考答案】ACD【解析】A正确：程序查询需CPU持续轮询设备状态，利用率低。B错误：中断方式适合少量数据传输，批量传输更适合DMA。C正确：DMA控制器在传输期间接管总线，减少CPU干预。D正确：通道是具有专门指令的处理器，可执行通道程序完成I/O操作。21.在计算机存储系统中，下列关于Cache写策略的叙述中，正确的是？（）【选项】A.“写直达”策略每次写操作同时更新Cache和主存B.“写回”策略仅更新Cache，仅当Cache块被替换时才写回主存C.“写缓冲”技术可减少“写直达”策略的性能损失D.“写分配”策略在写未命中时直接写入主存，不调入Cache【参考答案】ABC【解析】A正确：写直达策略要求每次写操作同步更新Cache和主存以保证数据一致性。B正确：写回策略在Cache命中时只更新Cache，仅当Cache块被替换时才写回主存。C正确：写缓冲技术通过将写操作暂存于缓冲队列，降低写直达策略的等待延迟。D错误：写分配策略在写未命中时将数据块调入Cache再更新，而非直接写入主存。22.下列指令寻址方式中，属于偏移寻址的是？（）【选项】A.基址寻址B.变址寻址C.相对寻址D.寄存器间接寻址【参考答案】ABC【解析】A正确：基址寻址使用基址寄存器内容与偏移量计算有效地址。B正确：变址寻址通过变址寄存器值与指令给出的偏移量生成地址。C正确：相对寻址以PC值为基准加上偏移量形成目标地址。D错误：寄存器间接寻址直接以寄存器内容为地址，不含偏移计算。23.在总线仲裁方式中，集中式仲裁包含以下哪些类型？（）【选项】A.链式查询B.计数器定时查询C.独立请求方式D.分布式仲裁【参考答案】ABC【解析】A正确：链式查询通过总线授权信号依次传递判定优先级。B正确：计数器定时查询通过计数器轮询设备编号确定使用权。C正确：独立请求方式为每个设备单独配置请求/授权线，由仲裁器集中处理。D错误：分布式仲裁由设备自主竞争，无集中仲裁器，属非集中式仲裁。24.下列关于中断处理的描述中正确的有？（）【选项】A.中断向量表保存中断服务程序的入口地址B.多重中断需在保护现场前开中断C.外部中断请求通过INTR信号线传递D.DMA请求的优先级高于外部中断【参考答案】AC【解析】A正确：中断向量表用于存储各类中断对应的服务程序入口地址。B错误：多重中断需在保护现场并处理完当前中断后再开中断以响应新请求。C正确：可屏蔽中断通常通过INTR信号向CPU请求中断。D错误：DMA请求需占用总线，其优先级由系统设计决定，并非必然高于中断。25.下列属于RISC处理器特征的是？（）【选项】A.指令长度固定B.采用硬布线控制逻辑C.支持复杂的寻址方式D.通用寄存器数量较多【参考答案】ABD【解析】A正确：RISC采用定长指令简化译码流程。B正确：硬布线控制逻辑更适合RISC的简单指令集，执行速度快。C错误：复杂寻址方式（如基址变址嵌套）是CISC的特点。D正确：RISC通过增加通用寄存器减少访存次数。26.下列导致指令流水线冲突的类型包括？（）【选项】A.结构冲突B.数据冲突C.控制冲突D.总线冲突【参考答案】ABC【解析】A正确：结构冲突指硬件资源被多条指令争用（如同时访存）。B正确：数据冲突因指令间数据依赖导致（如RAW风险）。C正确：控制冲突由分支/跳转指令改变程序流引发。D错误：总线冲突属结构冲突的子类，未单列为流水线冲突类型。27.IEEE754单精度浮点数格式包含哪些关键字段？（）【选项】A.1位符号位B.8位阶码C.23位尾数D.16位偏移码【参考答案】ABC【解析】A正确：符号位表示浮点数正负。B正确：8位阶码用于存储指数部分（含偏移量127）。C正确：23位尾数存储规格化后的有效数字（隐含前导1）。D错误：偏移码是阶码计算规则（固定值127），非独立字段。28.下列属于输入输出系统控制方式的是？（）【选项】A.程序查询方式B.中断驱动方式C.DMA方式D.通道控制方式【参考答案】ABCD【解析】A正确：CPU轮询设备状态完成数据传输。B正确：设备就绪后发出中断请求触发CPU处理。C正确：DMA控制器直接在内存与I/O设备间传输数据。D正确：通道是专用I/O处理器，可独立执行通道程序。29.在虚拟存储器系统中，页表项通常包含以下哪些信息？（）【选项】A.物理页号B.有效位（存在位）C.访问权限位D.修改位（脏位）【参考答案】ABCD【解析】A正确：页表核心功能为逻辑页号到物理页号的映射。B正确：有效位标记该页是否已调入内存。C正确：访问权限位（如读/写/执行）保障存储保护机制。D正确：修改位标记页面是否被写过，决定换出时是否需要回写。30.下列关于补码表示的叙述中正确的有？（）【选项】A.数值0的补码表示唯一B.最高位为符号位C.补码加减运算可统一处理D.负数的补码等于反码加1【参考答案】ABCD【解析】A正确：补码中0的表示为全0，无+0/-0歧义。B正确：补码最高位为符号位（0正1负）。C正确：补码的加减法均可通过加法器实现，无需区分符号。D正确：负数补码可通过原码取反加1（保留符号位）得到。31.1.关于RISC和CISC架构的特点，下列描述正确的有：A.RISC指令长度固定，CISC指令长度可变B.RISC采用硬布线控制逻辑，CISC多采用微程序控制C.RISC指令类型丰富，CISC指令类型精简D.RISC寄存器和寻址方式较少，CISC寄存器和寻址方式多样【选项】A.A和BB.B和DC.A、B和DD.C和D【参考答案】C【解析】-**A正确**：RISC指令长度固定便于流水线处理，CISC指令长度可变以满足复杂操作。-**B正确**：RISC通过硬布线实现高速控制，CISC常用微程序控制灵活支持复杂指令。-**C错误**：实际为RISC指令精简，CISC指令丰富。-**D正确**：RISC减少寄存器和寻址方式以简化设计，CISC反之。32.2.以下属于存储器层次结构主要目标的有：A.降低每比特平均成本B.最大化存取速度C.提供最大存储容量D.缩小CPU与存储器速度差距【选项】A.A、C和DB.B、C和DC.A、B和DD.全部正确【参考答案】D【解析】存储器层次设计需兼顾：-**A**：通过多级存储（如Cache-主存-外存）优化成本。-**B**：高速Cache提升访问速度。-**C**：外存扩展容量。-**D**：Cache缓解CPU与主存速度差异（冯·诺依曼瓶颈）。33.3.关于总线结构，下列说法正确的有：A.同步总线需时钟信号协调数据传输B.异步总线通过握手协议保证时序C.单总线结构容易成为系统性能瓶颈D.三总线结构中运算器与I/O设备可直接通信【选项】A.A和CB.A、B和CC.B和DD.全部正确【参考答案】B【解析】-**A正确**：同步总线依赖时钟同步（如PCI总线）。-**B正确**：异步总线使用请求/应答信号（如USB）。-**C正确**：单总线因设备竞争降低效率。-**D错误**：三总线中运算器仅通过系统总线与主存交互，I/O需I/O总线中转。34.4.下列哪些是流水线技术中引起冲突的原因？A.资源冲突（结构冲突）B.数据冲突C.控制冲突D.总线冲突【选项】A.A、B和CB.B和DC.仅CD.全部正确【参考答案】A【解析】流水线三大冲突：-**A**：资源冲突（如同时访问ALU）。-**B**：数据依赖导致读后写（RAW）等冲突。-**C**：分支跳转引发指令预取错误。-**D**：总线冲突属于资源冲突的子类，非独立分类。35.5.Cache的映射方式中，组相联映射的特点是：A.主存块可映射到Cache任意位置B.将Cache分成若干组，主存块映射到特定组内任意行C.冲突概率低于直接映射D.需同时比较多个Tag字段【选项】A.A和DB.B、C和DC.B和DD.仅B【参考答案】B【解析】-**A错误**：此为全相联映射特点。-**B正确**：组相联映射结合直接映射（固定组）与全相联（组内任意行）。-**C正确**：相比直接映射冲突率更低。-**D正确**：组内需并行比较所有行的Tag值。三、判断题（共30题）1.在计算机系统结构中，Cache的写直达（Write-through）策略是指在数据写入Cache的同时，也直接写入主存，这保证了主存与Cache数据的严格一致性。【选项】A.正确B.错误【参考答案】A【解析】1.写直达策略的核心特征是数据写入Cache时同步更新主存，确保主存数据始终为最新。2.该策略通过牺牲部分写入速度（因需频繁访问主存）换取数据一致性，适用于对一致性要求严格的场景。3.判断题中的描述与教材定义完全相符，故答案为正确。2.采用指令流水线技术时，数据旁路（Bypassing）机制主要用于解决控制冲突（ControlHazard）问题。【选项】A.正确B.错误【参考答案】B【解析】1.数据旁路机制的目的是直接转发前一流水段的结果给后一流水段使用，从而解决数据冲突（DataHazard），而非控制冲突。2.控制冲突通常通过分支预测或延迟槽技术处理。3.题干混淆了两种冲突的解决方式，故答案为错误。3.在中断处理过程中，高优先级中断可以打断正在执行的低优先级中断服务程序，这种现象称为中断嵌套。【选项】A.正确B.错误【参考答案】A【解析】1.中断嵌套是指高优先级中断请求被响应时，暂停当前低优先级中断服务程序的执行，转而处理更高优先级的中断。2.该机制通过中断屏蔽寄存器和多级中断向量表实现，符合计算机组成原理中对中断优先级管理的设计。3.题干描述为中断嵌套的标准定义，故答案为正确。4.某计算机系统的总线宽度为32位，总线频率为33MHz，则其理论最大带宽为132MB/s。【选项】A.正确B.错误【参考答案】A【解析】1.总线带宽计算公式：带宽=总线宽度×总线频率/8（转换为字节单位）。2.代入数据：32位×33MHz/8=(32/8)×33=4×33=132MB/s。3.计算过程与结果均正确，故答案为正确。5.DMA（直接存储器访问）方式下，数据传送的优先级始终高于CPU的程序中断请求。【选项】A.正确B.错误【参考答案】A【解析】1.DMA控制器通过“窃取”总线周期直接与主存交换数据，无需CPU干预。2.在总线仲裁机制中，DMA请求的优先级通常高于中断请求，以确保高速I/O设备的实时性。3.题干符合DMA的优先级设计原则，故答案为正确。6.RISC（精简指令集计算机）架构的指令系统中，大多数指令可以在一个时钟周期内执行完成，且指令长度固定。【选项】A.正确B.错误【参考答案】A【解析】1.RISC的核心特点包括指令长度固定、单周期执行、精简指令数量及采用大量寄存器。2.固定长度的指令简化了流水线设计，单周期执行则依赖硬件逻辑优化，题干描述与RISC定义一致。3.故答案为正确。7.在补码加减运算中，若最高有效位的进位与符号位的进位不同，则表明运算结果发生溢出。【选项】A.正确B.错误【参考答案】A【解析】1.补码溢出判断采用“双高位判别法”：符号位进位（Cf）与最高数值位进位（C）的异或值为1时溢出。2.即溢出=Cf⊕C，题干所述条件符合该判定规则。3.故答案为正确。8.字节多路通道适用于连接高速外围设备（如磁盘），因其能以字节为单位交叉传输多台设备的数据。【选项】A.正确B.错误【参考答案】B【解析】1.字节多路通道通过分时方式处理多台设备的字节传输，适合低速设备（如打印机）。2.高速设备通常采用选择通道或数组多路通道以提高传输效率。3.题干混淆了通道类型与应用场景，故答案为错误。9.浮点数规格化要求尾数的最高数值位必须为1（补码表示时，符号位与最高数值位相反）。【选项】A.正确B.错误【参考答案】A【解析】1.规格化浮点数的尾数需满足|M|≥1/2，补码表示时符号位与最高数值位不同（例如正数为0.1XX，负数为1.0XX）。2.该规则确保尾数精度最大化，题干描述正确。3.故答案为正确。10.虚拟存储器系统通常由主存和辅存（如磁盘）共同构成，由操作系统与硬件共同实现地址映射。【选项】A.正确B.错误【参考答案】A【解析】1.虚拟存储器通过页表机制将逻辑地址映射为物理地址，缺页时从磁盘调入数据至主存。2.该过程需MMU（内存管理单元）硬件支持及操作系统的页面调度算法协同完成。3.题干对虚拟存储器的组成与实现描述准确，故答案为正确。11.在计算机组成原理中，数据通路是指CPU中用于传输数据和指令的物理连接线路，包括寄存器、ALU及连接这些部件的控制线路。【选项】A.正确B.错误【参考答案】A【解析】1.数据通路的定义是CPU内部执行数据操作的功能性路径，包含寄存器、ALU、总线等物理组件和控制逻辑。2.题目表述与教材定义一致，强调了数据通路的核心组成及功能。3.常见易错点是将“数据通路”与“总线”概念混淆，但总线仅为通路的一部分，数据通路涵盖更广。12.在直接映射的Cache中，主存块可被映射到任意Cache行中。【选项】A.正确B.错误【参考答案】B【解析】1.直接映射Cache的规则是主存块只能映射到Cache中唯一固定的行，而非任意行。2.易混淆点在于“全相连映射”支持任意映射，而直接映射具有严格的一对一映射关系。3.考点为Cache映射方式的特性，属于高频命题点。13.中断处理过程中，CPU在响应中断后需先保存当前程序计数器（PC）的值，再保存通用寄存器内容。【选项】A.正确B.错误【参考答案】A【解析】1.中断响应的标准流程为：保存PC→保存程序状态字（PSW）→保存通用寄存器，以确保返回时能恢复原程序现场。2.易错点在于忽略PC优先保存的必要性，PC指向断点地址，是恢复执行的关键。3.此题为中断处理机制的细节考点，需严格区分保存顺序。14.微程序控制器中，微指令的字段长度由垂直型微程序设计决定。【选项】A.正确B.错误【参考答案】B【解析】1.垂直型微指令的特点是字段短、编码密集，而水平型微指令字段长、控制信号直接。2.题目描述相反，垂直型设计会减少字段长度以提高编码效率，而非决定长度。3.此题为微程序控制器设计的难点，需区分两种微指令类型的核心差异。15.静态RAM（SRAM）的存储单元基于电容电荷存储原理，需定期刷新。【选项】A.正确B.错误【参考答案】B【解析】1.SRAM使用触发器电路存储数据，无需刷新；动态RAM（DRAM）依赖电容电荷，需周期性刷新。2.易混淆点在于将SRAM与DRAM的刷新机制错配，属常考易错知识点。3.解析需明确两类RAM的存储原理差异。16.指令流水线的“数据冲突”仅能通过插入空操作（NOP）指令解决。【选项】A.正确B.错误【参考答案】B【解析】1.数据冲突的解决策略包括forwarding（旁路）、流水线暂停和编译器优化，NOP仅为一种低效方法。2.题干“仅能”一词绝对化，忽略其他高效解决方式，属于典型错误命题。3.此题为流水线冲突处理的高频考点，需掌握多种解决策略。17.在补码加减运算中，符号位参与运算且可能产生进位溢出。【选项】A.正确B.错误【参考答案】A【解析】1.补码运算规则中符号位视同数值位一同计算，最高位进位可能溢出（如两正数相加结果为负）。2.易错点在于误认为符号位独立处理，或忽略溢出的判断条件。3.此为数值运算的核心考点，需理解补码运算的底层逻辑。18.虚拟存储器技术中，页表的作用是将虚拟地址映射到物理地址。【选项】A.正确B.错误【参考答案】A【解析】1.页表是虚拟内存管理的核