2025年学历类自考专业(计算机应用)软件工程-微型计算机及接口技术参考题库含答案解析

2025年学历类自考专业(计算机应用)软件工程-微型计算机及接口技术参考题库含答案解析一、单选题（共35题）1.在微型计算机系统中，以下关于ISA总线与PCI总线的描述中，正确的是？【选项】A.ISA总线为32位数据宽度，最高传输速率为133MB/sB.PCI总线支持即插即用功能，而ISA总线不具备该特性C.ISA总线的工作频率高于PCI总线D.PCI总线的引脚数量少于ISA总线【参考答案】B【解析】A错误，ISA总线为16位数据宽度，最高传输速率为8MB/s；PCI总线可达32/64位，133MB/s。B正确，PCI总线支持即插即用和中断共享，ISA总线需手动配置。C错误，PCI总线频率（33/66MHz）显著高于ISA总线（8MHz）。D错误，PCI总线引脚数（120针）多于ISA总线（98针）。2.下列关于8259A中断控制器的功能描述，错误的是？【选项】A.可管理8级优先权中断B.通过级联最多可扩展至64级中断C.具有中断屏蔽寄存器IMRD.自动提供中断类型号【参考答案】B【解析】B错误，单颗8259A管理8级中断，主从级联时最多支持64级中断（9片级联，1主8从）。A正确，每片8259A支持8级中断优先权管理。C正确，IMR可屏蔽指定中断请求。D正确，8259A在中断响应周期通过数据总线提供中断类型号。3.8255A可编程并行接口芯片工作在方式1时，其特点是？【选项】A.基本输入输出方式，无联络信号B.选通输入输出方式，提供中断请求信号C.双向总线方式，仅适用于PA口D.采用同步通信方式传输数据【参考答案】B【解析】B正确，方式1为选通I/O方式，使用STB（选通）、IBF（输入缓冲满）、OBF（输出缓冲满）等联络信号，支持中断请求。A描述的是方式0。C描述的是方式2（仅PA口支持）。D错误，8255A为并行接口，不涉及同步通信。4.在I/O端口编址方式中，独立编址的特点不包括？【选项】A.需专用I/O指令访问端口B.I/O地址空间独立于内存空间C.地址译码电路较简单D.可最大程度利用内存地址空间【参考答案】D【解析】D错误，独立编址中I/O端口占用独立地址空间，不影响内存空间利用率，此特点是统一编址的优势。A、B正确，独立编址需IN/OUT指令且I/O与内存地址分离。C正确，因地址空间独立，译码范围小于统一编址。5.8253定时/计数器工作在方式2时，其功能是？【选项】A.硬件触发单稳态B.速率发生器（分频器）C.方波发生器D.软件触发的选通信号【参考答案】B【解析】B正确，方式2为分频器/速率发生器，输出周期性的负脉冲。A对应方式1（硬件可重触发单稳态）。C对应方式3（方波发生器）。D对应方式4（软件触发选通）。6.在8086系统中，实现I/O端口地址译码的目的是？【选项】A.提高端口访问速度B.扩展CPU数据总线宽度C.确保每个端口具有唯一地址D.增加中断响应优先级【参考答案】C【解析】C正确，地址译码通过组合地址信号生成片选信号，确保端口寻址的唯一性。A错误，译码可能引入延迟，反降低速度。B错误，数据总线宽度由CPU架构决定。D错误，中断优先级由中断控制器管理。7.USB总线技术的特点不包括？【选项】A.支持热插拔操作B.采用差分信号传输C.数据包需通过中断机制传输D.可提供总线供电功能【参考答案】C【解析】C错误，USB支持批量、中断、同步和控制四类数据传输，中断机制仅用于特定设备。A、B、D均为USB的核心特点：热插拔、差分信号（减少干扰）、总线供电（最大500mA）。8.8086CPU响应可屏蔽中断INTR时，中断向量表存放在？【选项】A.中断服务程序内部B.8259A内部寄存器C.内存00000H-003FFH区域D.BIOS芯片中【参考答案】C【解析】C正确，8086系统将256个中断向量（每个4字节）存储在内存最低1KB（00000H-003FFH）区域。A、B错误，中断向量表固定位于内存，非程序或芯片内部。D错误，BIOS存储初始化程序，非向量表。9.异步串行通信中，接收端检测起始位的方法是？【选项】A.采样连续3次低电平信号B.等待奇偶校验位触发C.识别下降沿立即开始接收D.依据同步字符确定起始位【参考答案】A【解析】A正确，异步通信中接收端以16倍波特率的时钟采样起始位，连续3次检测到低电平则确认为有效起始位。B错误，奇偶校验位在数据位之后。C错误，直接识别下降沿易受干扰误判。D描述的是同步通信。10.DMA控制器8237A的工作特点是？【选项】A.传输前需CPU初始化但不需干预传输过程B.仅支持存储器到外设的数据传输C.每次最多传输256字节数据D.通过中断方式完成数据交换【参考答案】A【解析】A正确，CPU初始化DMA后，由DMA控制器接管总线直接传输数据。B错误，DMA支持内存↔外设双向传输。C错误，8237A每个通道可传输64KB数据。D错误，DMA采用“窃取总线周期”方式，与中断机制无关。11.在Intel8255A可编程并行接口芯片中，若端口A工作在方式1输入，端口B工作在方式0输出，则控制字应为（）。【选项】A.10111000BB.10110000BC.10011100BD.10101100B【参考答案】B【解析】1.8255A方式控制字的格式为D7=1（特征位），D6D5为A组方式（00=方式0,01=方式1,10=方式2），D4为端口A方向（1=输入,0=输出），D3为端口C高4位方向，D2为B组方式（0=方式0,1=方式1），D1为端口B方向，D0为端口C低4位方向。2.题干要求：A口方式1输入（D6D5=01,D4=1），B口方式0输出（D2=0,D1=0），C口未指定方向默认为输出（D3=D0=0）。3.计算结果：10110000B=10110000B，对应选项B。12.8086CPU中，用于地址/数据线分时复用的引脚是（）。【选项】A.AD0～AD15B.A16～A19C.RD和WRD.INTR和NMI【参考答案】A【解析】1.AD0～AD15为分时复用的地址/数据总线，在总线周期T1状态传送地址，T2～T4状态传送数据。2.A16～A19为高4位地址线（非复用）；RD/WR为读写控制信号；INTR/NMI为中断请求引脚。3.选项A符合分时复用特性。13.在微机系统中，PCI总线的特点是（）。【选项】A.与CPU直接相连，传输速率最高B.采用同步时序协议和集中式仲裁C.仅支持8位数据传输D.地址线与数据线非复用【参考答案】B【解析】1.PCI总线采用独立于CPU的设计，通过桥片连接，故A错误。2.PCI总线为32/64位并行总线（C错误），地址/数据线复用（D错误），采用同步时序和集中式仲裁（B正确）。3.其典型带宽为133MB/s（32位@33MHz）。14.8086CPU响应可屏蔽中断INTR时，会连续执行两个中断响应总线周期，目的是（）。【选项】A.读取中断类型码和中断服务程序入口地址B.读取中断类型码，再从中断向量表获取入口地址C.向8259A发送两次中断结束命令D.完成优先级裁决和中断嵌套【参考答案】B【解析】1.第一个中断响应周期使8259A将中断类型码送至数据总线；2.第二个周期CPU读取该类型码，乘以4得到中断向量表地址，再从中读取服务程序入口地址；3.A错在“连续读取入口地址”，实际为先取类型码后查表；C/D与响应过程无关。15.在DMA传输过程中，8237A控制器优先级采用固定方式时，优先级最高的通道是（）。【选项】A.通道0B.通道1C.通道2D.通道3【参考答案】A【解析】1.8237A的优先级方式分为固定（通道0最高，通道3最低）和循环轮转两种。2.固定方式下通道号越小优先级越高，故通道0优先级最高（A正确）。3.循环方式下刚传输完的通道降至最低，其余按顺序提升。16.若用2K×8位的SRAM芯片扩展16K×32位存储器，需要该芯片的数量为（）。【选项】A.16片B.32片C.64片D.8片【参考答案】B【解析】1.容量扩展：16K×32位÷2K×8位=(16K/2K)×(32位/8位)=8×4=32片。2.字扩展（8倍）+位扩展（4倍），共需32片（B正确）。17.8086CPU执行指令“MOVAL,[BX+SI+200H]”时，操作数的物理地址计算方式是（）。【选项】A.DS×10H+BX+SI+200HB.SS×10H+BP+SI+200HC.ES×10H+BX+DI+200HD.CS×10H+IP+200H【参考答案】A【解析】1.[BX+SI+200H]为基址变址寻址，默认段寄存器为DS（除非使用BP则为SS）。2.物理地址=DS×10H+BX+SI+200H（A正确），其中BX为基址寄存器，SI为变址寄存器。18.8253计数器/定时器工作在方式2时，其功能是（）。【选项】A.单次负脉冲发生器B.分频器C.方波发生器D.软件触发的选通信号【参考答案】B【解析】1.方式2（分频器）：输出周期性负脉冲，脉冲宽度为1个CLK周期，周期为N个CLK（N为计数初值）。2.A对应方式1（单稳态），C对应方式3（方波），D对应方式4（软件触发选通）。19.通过端口地址线A9～A0译码时，若端口地址范围为300H～31FH，则该译码属于（）。【选项】A.部分译码B.全译码C.线选法D.混合译码【参考答案】A【解析】1.地址范围300H（001100000000B）-31FH（001100011111B）中，A9～A5固定为00110，A4～A0变化（00000-11111），故A9～A5参与译码，A4～A0未译码（作为片内地址）。2.部分译码指高位地址线部分参与译码（A正确）；全译码需全部高位地址线参与。20.8086系统中，中断向量表存放在内存的（）。【选项】A.00000H～003FFHB.FFFF0H～FFFFFHC.00400H～007FFHD.08000H～0BFFFH【参考答案】A【解析】1.8086中断向量表固定位于物理地址00000H～003FFH，共1KB空间，存放256个中断向量（每个4字节）。2.FFFF0H为复位入口地址（B错误）；其他选项与向量表无关。21.在8086CPU的最小工作模式下，READY信号的主要作用是（）。A.指示CPU当前总线周期是否可以插入等待状态B.用于复位CPU的初始状态C.控制CPU的地址锁存D.决定CPU是否进入总线保持状态【选项】A.指示CPU当前总线周期是否可以插入等待状态B.用于复位CPU的初始状态C.控制CPU的地址锁存D.决定CPU是否进入总线保持状态【参考答案】A【解析】READY信号用于通知CPU当前总线周期的数据是否已准备好。当READY为低电平时，CPU会插入等待周期（Tw）以延长总线周期，确保与慢速外设或存储器同步。选项B是RESET信号的功能；选项C涉及ALE信号；选项D与HOLD/HLDA信号相关。22.8086中断系统中，某中断类型号为0AH，则其中断服务程序入口地址在中断向量表中的存储位置是（）。A.0000H:000AHB.0000H:0028HC.0000H:0020HD.0000H:0040H【选项】A.0000H:000AHB.0000H:0028HC.0000H:0020HD.0000H:0040H【参考答案】B【解析】中断向量表位于内存00000H~003FFH，每个中断向量占4字节（CS:IP）。中断类型号n对应的向量地址为n×4。0AH×4=28H，故入口地址存放于0000H:0028H处。23.采用4片2K×8位的SRAM芯片构成8K×8位的存储器，需要的地址线数量是（）。A.11条B.12条C.13条D.14条【选项】A.11条B.12条C.13条D.14条【参考答案】C【解析】单个2K×8芯片需要11条地址线（2^11=2048）。4片芯片构成8K×8存储器，需地址线扩展：片内用11条（A0~A10），片选用2条（A11~A12），共13条。24.DMA控制器8237A在数据传送时，支持的工作方式不包括（）。A.单字节传送B.数据块传送D.请求传送C.级联传送【选项】A.单字节传送B.数据块传送C.级联传送D.请求传送【参考答案】C【解析】8237A的传送方式包括单字节、数据块和请求传送。级联传送是多片8237A连接扩展通道的方式，不属于单片的传送方式。25.8255A工作在方式1输入时，下列信号中用于外设通知8255A数据已准备好的是（）。A.STBB.IBFC.INTRD.OBF【选项】A.STBB.IBFC.INTRD.OBF【参考答案】A【解析】方式1输入时，STB（选通）由外设拉低，将数据锁存至8255A；IBF为输入缓冲器满信号（8255A→外设）；INTR是中断请求信号；OBF用于输出模式。26.若某I/O接口的端口地址范围为2F0H～2F3H，则该接口占用的地址线数量是（）。A.2条B.3条C.4条D.8条【选项】A.2条B.3条C.4条D.8条【参考答案】A【解析】地址范围2F0H~2F3H共4个连续端口，对应2位地址线（A0和A1）。2^2=4，故需2条地址线完成片内寻址（高地址位用于片选）。27.8253定时器工作在方式2（分频器）时，其特点是（）。A.单次负脉冲输出B.周期性负脉冲输出C.门控信号触发后立即输出高电平D.输出对称方波【选项】A.单次负脉冲输出B.周期性负脉冲输出C.门控信号触发后立即输出高电平D.输出对称方波【参考答案】B【解析】方式2为分频器模式，输出周期性负脉冲（N分频）。方式1产生单次负脉冲；方式3输出对称方波；选项C与方式4/5相关。28.RS-232C标准中逻辑“1”的电平范围是（）。A.+3V～+15VB.-3V～-15VC.+5V～+15VD.-5V～-15V【选项】A.+3V～+15VB.-3V～-15VC.+5V～+15VD.-5V～-15V【参考答案】B【解析】RS-232C采用负逻辑：逻辑“1”为-3V~-15V，逻辑“0”为+3V~+15V。选项A为逻辑“0”范围；CD为非标准描述。29.8086CPU执行指令“MOVAL,[BX]”时，若BX=2000H，DS=3000H，则访问的物理地址为（）。A.2000HB.3000HC.32000HD.5000H【选项】A.2000HB.3000HC.32000HD.5000H【参考答案】C【解析】物理地址=段地址（DS）×16+偏移地址（BX）。3000H×10H=30000H，30000H+2000H=32000H。30.在中断响应周期中，8086CPU会向中断控制器发送（）。A.INTA负脉冲B.INTR高电平C.HOLD请求D.RESET信号【选项】A.INTA负脉冲B.INTR高电平C.HOLD请求D.RESET信号【参考答案】A【解析】中断响应周期中，CPU通过两个连续的INTA负脉冲通知8259A中断控制器，第一个脉冲锁存中断请求，第二个脉冲读取中断类型号。INTR是外设发往CPU的中断请求信号。31.在软件工程中，软件生命周期的哪个阶段主要任务是将用户需求转化为逻辑模型，并形成软件需求规格说明书？【选项】A.可行性分析B.需求分析C.详细设计D.系统测试【参考答案】B【解析】软件生命周期中，需求分析阶段的核心任务是准确理解用户需求，通过调研、建模等方式形成软件需求规格说明书（SRS），为后续设计提供依据。A选项可行性分析侧重项目是否可实施；C选项详细设计关注模块内部逻辑；D选项系统测试是验证阶段而非需求定义阶段。32.微型计算机系统中，中断向量表的物理地址计算方法是？【选项】A.中断类型号×8B.中断类型号×4C.中断类型号×2D.中断类型号×16【参考答案】B【解析】在8086系统中，中断向量表每个中断向量占4字节（CS和IP各2字节），中断类型号为n时，对应向量地址为n×4。例如类型号08H的中断向量物理地址为08H×4=20H。33.下列软件测试方法中，属于黑盒测试技术的是？【选项】A.条件覆盖B.边界值分析C.路径测试D.语句覆盖【参考答案】B【解析】黑盒测试不关注内部逻辑，仅依据功能需求设计测试用例。边界值分析通过输入边界值验证功能是否正确，属典型黑盒技术。A、C、D选项均需考虑程序内部结构，属于白盒测试技术。34.8086CPU执行指令“PUSHAX”时，堆栈指针SP的变化是？【选项】A.SP←SP-2B.SP←SP+2C.SP←SP-1D.SP←SP+1【参考答案】A【解析】8086堆栈操作以字（2字节）为单位。压栈指令PUSH执行时，先将SP减2指向新栈顶，再将数据存入栈中。弹栈指令POP则先取数据，再将SP加2。35.可编程并行接口芯片8255A工作在方式1（选通输入输出）时，其C口的作用是？【选项】A.提供3个独立的8位I/O端口B.提供状态和控制信号C.仅作为数据端口D.用于地址译码【参考答案】B【解析】8255A方式1下，C口部分引脚用于传输状态信号（如IBF、OBF）和应答信号（如STB、ACK），配合A口或B口完成选通式数据交换。A选项对应方式0的基本I/O功能。二、多选题（共35题）1.1.以下关于8086微处理器物理地址形成的描述中，正确的有（）【选项】A.物理地址=段地址×16+偏移地址B.物理地址的计算需要地址加法器完成C.最大可寻址空间为1MBD.每个段的长度固定为64KB【参考答案】ABC【解析】A正确：8086采用分段机制，物理地址计算公式为段寄存器值左移4位（即×16）加偏移地址。B正确：地址加法器专门用于完成段基址与偏移地址的合成。C正确：20位地址总线支持1MB（2^20）寻址空间。D错误：段长度理论上可在1B~64KB间变化，仅由偏移地址位数决定最大值，而非固定值。2.2.下列属于微机系统总线技术特征的是（）【选项】A.PCI总线支持即插即用功能B.USB总线采用差分信号传输C.ISA总线数据宽度为32位D.PCI-E总线使用串行通信方式【参考答案】ABD【解析】A正确：PCI总线支持自动配置硬件资源（PlugandPlay）。B正确：USB通过D+/D-差分信号对减少干扰。C错误：ISA总线数据宽度为16位。D正确：PCI-E采用高速差分串行传输。3.3.关于8259A中断控制器的功能，正确的有（）【选项】A.支持级联扩展中断源数量B.可编程设置中断优先级方式C.IR0引脚优先级固定为最高D.需配合IVT（中断向量表）工作【参考答案】ABD【解析】A正确：单片8259A管理8级中断，主从级联可达64级。B正确：可通过ICW设置固定优先级或循环优先级。C错误：固定优先级时IR0最高，但循环模式下可动态变化。D正确：8259A通过中断类型号在IVT中定位中断服务程序入口。4.4.下列属于DMA控制器8237A工作特性的是（）【选项】A.支持单字节传送模式B.可实现存储器到I/O设备的数据传输C.优先级固定为通道0最高D.需CPU初始化通道寄存器【参考答案】ABD【解析】A正确：8237A提供单字节、成组、请求传送三种模式。B正确：支持Mem→I/O、I/O→Mem、Mem→Mem三种传输方向。C错误：优先级可通过编程设为固定或旋转模式。D正确：CPU需预先设置基地址、当前地址、传输字节数等寄存器。5.5.关于8255并行接口芯片的描述，正确的有（）【选项】A.包含3个8位I/O端口B.工作方式0为基本输入/输出C.端口C可按位置位/复位D.方式2支持双向总线传输【参考答案】ABCD【解析】A正确：8255有PA、PB、PC三个端口。B正确：方式0是无联络信号的简单I/O模式。C正确：PC口可通过控制字单独设置某位电平。D正确：方式2仅PA口支持双向数据总线模式（需PC口提供握手信号）。6.6.以下接口芯片中，具备定时/计数功能的有（）【选项】A.8253B.8251AC.8259AD.8237A【参考答案】A【解析】A正确：8253是专设计数器/定时器芯片，含3个独立16位计数器。B错误：8251A为串行通信接口芯片。C错误：8259A是中断控制器。D错误：8237A为DMA控制器。7.7.关于RS-232C串行接口标准，正确的描述是（）【选项】A.采用负逻辑电平（+3~+15V为逻辑0）B.最大传输距离约15米C.通常使用DB-9或DB-25连接器D.支持全双工通信【参考答案】ABCD【解析】A正确：RS-232C规定+3~+15V为逻辑0，-3~-15V为逻辑1。B正确：标准速率下可靠传输距离不超过15米。C正确：9针（DB-9）和25针（DB-25）为常用物理接口。D正确：通过独立的TXD和RXD线实现同时收发。8.8.下列属于ADC0809特性的有（）【选项】A.8位分辨率B.8路模拟输入通道C.逐次逼近型转换原理D.需外部时钟信号【参考答案】ABCD【解析】A正确：输出数字量范围0~255（2^8）。B正确：IN0~IN7共8路模拟开关。C正确：采用SAR（逐次逼近寄存器）型转换方式。D正确：需在CLK引脚提供典型频率500kHz的时钟。9.9.8086最小模式下，需外加总线控制器的信号是（）【选项】A.DENB.DT/RC.ALED.INTA【参考答案】AB【解析】AB正确：最小模式下，DEN（数据使能）和DT/R（数据收发方向）由8086直接产生。C错误：ALE（地址锁存允许）由8086产生，控制地址锁存器。D错误：INTA（中断响应）由CPU直接发出。10.10.关于I/O端口编址方式，正确的描述有（）【选项】A.统一编址将端口视为存储器单元B.独立编址需专用I/O指令C.8086采用独立编址方式D.统一编址会减少可用内存空间【参考答案】ABCD【解析】A正确：存储器映射I/O占用内存地址空间。B正确：独立编址（如8086的IN/OUT指令）需单独地址线。C正确：8086使用64K独立的I/O地址空间。D正确：统一编址时端口地址与内存地址重叠，导致实际可用内存减少。11.下列关于8255A可编程并行接口芯片工作方式的描述中，正确的是（）【选项】A.方式0属于基本输入输出方式，无需联络信号B.方式1为双向传输方式，仅C端口可用C.方式2支持双向总线传输，仅A端口可用D.三种工作方式均具有中断请求功能E.方式1采用异步传输机制，需要握手信号【参考答案】ACE【解析】1.方式0是基本I/O方式，数据直接输入/输出，无联络信号，A正确；2.方式2为双向传输模式，仅A端口支持，C端口需提供5根联络线，B错误C正确；3.方式0无中断功能，D错误；4.方式1通过STB和IBF信号实现异步握手，E正确。12.中断向量表在8086系统中的特性包含（）【选项】A.占用内存00000H~003FFH空间B.每个中断向量占8字节C.类型号为15H的中断入口地址存放于00054HD.向量地址=中断类型号×4E.高16位为段地址，低16位为偏移地址【参考答案】ACDE【解析】1.中断向量表位于00000H-003FFH共1KB空间，A正确；2.每个中断向量占4字节（2字节IP+2字节CS），B错误；3.15H×4=54H，C正确；4.向量地址计算公式正确，D正确；5.存储格式为低字偏移量+高字段地址，E正确。13.关于8253/8254定时计数器，正确的描述是（）【选项】A.方式2为比率发生器，周期性输出负脉冲B.方式5为硬件触发选通，单次有效C.计数初值写入后立即生效D.CLK引脚最大输入频率为5MHzE.采用二进制计数时初值范围0000H-FFFFH【参考答案】ABDE【解析】1.方式2是分频工作模式，A正确；2.方式5需GATE上升沿触发，B正确；3.写入计数初值需触发或重装载才生效，C错误；4.8254时钟频率支持5MHz，8253为2MHz，题干未特指型号，D视为正确；5.二进制计数范围0000H~FFFFH对应1~65536，E正确。14.DMA控制器8237A的工作特点包括（）【选项】A.具有4个独立通道B.支持存储器到存储器的传输C.优先级固定为通道0最高D.字节计数器为16位E.传输结束会输出EOP信号【参考答案】ABDE【解析】1.8237A含4个DMA通道，A正确；2.通道0和1可配合实现存储器间传输，B正确；3.优先级可设置为固定或旋转模式，C错误；4.计数寄存器为16位，最大传输64KB，D正确；5.EOP引脚在传输完成时有效，E正确。15.RS-232C串行接口标准的关键特性有（）【选项】A.采用负逻辑定义电平B.最大传输距离15米C.支持全双工通信D.常用DB-9连接器E.可直接连接两台DTE设备【参考答案】ABCD【解析】1.逻辑1为-3~-15V，逻辑0为+3~+15V，A正确；2.标准规定最大距离15米，B正确；3.包含独立的收发线路实现全双工，C正确；4.PC机常用DB-9接口，D正确；5.需交叉连接线连接DTE与DCE设备，E错误。16.8086CPU响应INTR中断的条件包括（）【选项】A.IF=1B.当前指令执行结束C.无NMI请求D.需获取中断类型号E.TF标志位为0【参考答案】ABD【解析】1.开中断状态（IF=1）是必要条件，A正确；2.需等待当前指令执行完毕，B正确；3.NMI优先级高于INTR，C不是必要条件；4.需通过INTA周期获取类型号，D正确；5.TF为单步中断触发条件，与INTR无关，E错误。17.关于8259A中断控制器，正确的说法是（）【选项】A.ICW1用于设置触发方式B.特殊全嵌套方式用于级联系统C.初始化命令字必须按ICW1→ICW4顺序写入D.OCW2可设置优先级循环方式E.中断结束命令必须发送EOI【参考答案】ABD【解析】1.ICW1确定边沿/电平触发方式，A正确；2.级联时主片需用特殊全嵌套，B正确；3.ICW1→ICW2→ICW3(级联时)→ICW4，C错误；4.OCW2用于设置优先级循环和EOI模式，D正确；5.自动EOI模式下无需发送EOI命令，E错误。18.8086系统总线周期中的等待状态Tw产生原因（）【选项】A.慢速外设未准备好B.需插入DMA操作C.总线主设备切换D.CPU检测到READY信号为低E.执行乘除法指令【参考答案】AD【解析】1.慢速外设通过READY=0通知CPU插入Tw，A、D正确；2.DMA操作占用总线时会发出HOLD请求，与Tw无关，B错误；3.总线仲裁需HOLD/HLDA机制，C错误；4.执行长指令不会产生Tw，E错误。19.USB接口技术的特点包括（）【选项】A.采用差分信号传输B.支持热插拔功能C.必需终端电阻匹配D.采用主从式拓扑结构E.最大传输速率达5Gbps【参考答案】ABD【解析】1.USB使用D+/D-差分信号对，A正确；2.支持即插即用和热插拔，B正确；3.USB为总线供电无需终端电阻，C错误；4.采用主机-设备的主从结构，D正确；5.USB3.0速度为5Gbps但本题未限定版本，E存在争议（通常以USB2.0的480Mbps为自考范围）。20.存储器地址译码方式中，正确的描述是（）【选项】A.线选法节省逻辑电路但地址空间不连续B.全译码法需使用全部地址线C.部分译码法存在地址重叠现象D.译码器74LS138可实现8选1输出E.采用门电路译码时最多寻址4个芯片【参考答案】ACD【解析】1.线选法直接使用高位地址线选片，导致地址碎片，A正确；2.全译码法使用全部未用地址线，B错误（实际使用剩余地址线）；3.部分译码未用地址线状态不定导致地址重叠，C正确；4.74LS138为3-8译码器，D正确；5.门电路译码通过组合逻辑可支持任意数量芯片，E错误。21.在微型计算机系统中，以下关于中断系统的描述，哪些是正确的？【选项】A.中断请求信号可以由外部设备或内部硬件产生B.中断服务程序的入口地址由中断向量表提供C.非屏蔽中断（NMI）的优先级一定高于可屏蔽中断D.内部中断包括除法错误中断、单步调试中断和溢出中断【参考答案】A,B,C,D【解析】A.正确。中断源可以是外部设备（如键盘）或内部硬件（如定时器、故障）。B.正确。中断向量表存储中断服务程序入口地址，CPU根据中断类型号查表跳转。C.正确。NMI用于紧急事件（如电源故障），不可被屏蔽且优先级高于可屏蔽中断。D.正确。内部中断包含CPU执行指令错误（如除零）或调试触发的软中断（如INTn指令）。22.关于8255A可编程并行接口的工作方式，以下描述正确的有哪些？【选项】A.方式0为基本输入/输出方式，无需握手信号B.方式1支持双向数据传输，适用于双向数据总线C.方式1通过STB和IBF信号实现硬件握手D.方式2仅适用于端口A【参考答案】A,C,D【解析】A.正确。方式0是简单I/O模式，三个端口均可独立配置为输入或输出。B.错误。方式2才是双向总线模式，方式1为选通单向传输模式。C.正确。方式1采用选通信号（STB）和输入缓冲满（IBF）实现外设与CPU同步。D.正确。方式2仅端口A支持双向传输，需配合端口C的部分引脚作为控制线。23.以下属于微型计算机系统总线标准的有哪些？【选项】A.PCI总线B.RS-232总线C.ISA总线D.USB总线【参考答案】A,C【解析】A.正确。PCI是并行系统总线标准，用于连接高速设备（如显卡）。B.错误。RS-232是串行通信接口标准，不属于系统总线范畴。C.正确。ISA是早期系统总线标准，用于低速外设扩展。D.错误。USB是通用串行总线，用于外部设备连接，不归为系统总线。24.关于DMA控制器的工作过程，以下哪些描述正确？【选项】A.DMA请求优先级高于中断请求B.DMA传输前需由CPU初始化地址和字节计数器C.传输过程中DMA控制器接管系统总线控制权D.块传输结束时DMA通过中断通知CPU【参考答案】B,C,D【解析】A.错误。DMA请求优先级可配置，但通常低于NMI。B.正确。CPU需预先设置存储器起址、外设地址及传输数据长度。C.正确。DMA控制器在传输期间成为总线主设备，控制数据传输。D.正确。大多数DMA控制器在传输完成后通过中断通知CPU。25.8253定时/计数器的CLK引脚功能包括以下哪些？【选项】A.接收外部时钟信号进行计数B.门控信号启动/停止计数C.输出定时脉冲波形D.作为看门狗定时器的输入【参考答案】A,D【解析】A.正确。CLK引脚输入时钟信号，计数器对其下降沿计数。B.错误。门控信号由GATE引脚控制，非CLK功能。C.错误。输出波形由OUT引脚产生，CLK仅为输入引脚。D.正确。8253可配置为看门狗定时器，CLK接收系统时钟信号。26.串行通信中，以下哪些属于常用的差错校验方式？【选项】A.奇偶校验B.累加和校验C.CRC循环冗余校验D.海明码校验【参考答案】A,B,C【解析】A.正确。奇偶校验通过增加奇偶位检测单比特错误。B.正确。累加和校验计算数据字节和，用于简单检错。C.正确。CRC利用多项式除法生成校验码，广泛用于串行通信。D.错误。海明码主要用于内存纠错，非串行通信常用方法。27.Cache存储器采用全相联映射的特点包括哪些？【选项】A.主存数据可装入Cache任意位置B.地址比较电路简单C.冲突缺失率低D.实现成本较高【参考答案】A,C,D【解析】A.正确。全相联映射允许主存块存入Cache任意行。B.错误。需并行对比所有标记（Tag），电路复杂度高。C.正确。空闲Cache行皆可用，减少了块冲突概率。D.正确。因需大量比较器，硬件成本显著高于直接映射。28.USB协议的主要特点包括以下哪些？【选项】A.支持即插即用（PlugandPlay）B.仅支持单一设备连接C.可通过集线器扩展连接127台设备D.所有版本均采用差分信号传输【参考答案】A,C,D【解析】A.正确。USB自动检测设备并加载驱动，实现即插即用。B.错误。USB支持树形拓扑，通过集线器扩展多设备。C.正确。USB协议规定最多连接127个设备（含集线器）。D.正确。USB1.0/2.0/3.0均使用差分信号（D+/D-或超高速线对）抗干扰。29.8259A可编程中断控制器的初始化命令字（ICW）包含哪些必须设置的项？【选项】A.ICW1（芯片控制字）B.ICW2（中断类型号基值）C.ICW3（级联配置字）D.ICW4（工作方式字）【参考答案】A,B【解析】A.正确。ICW1设置中断触发方式、级联模式等基本参数。B.正确。ICW2定义中断类型号的高5位（低3位由IRQ引脚决定）。C.错误。仅当级联多片8259A时才需设置ICW3。D.错误。ICW4仅在8086/88系统模式下必须设置，非所有场景必需。30.8086微处理器的下列寻址方式中，属于寄存器间接寻址的有哪些？【选项】A.MOVAX,[BX]B.MOVCX,[SI+5]C.MOVDX,[BP+DI]D.MOVBX,0FF00H【参考答案】A,B【解析】A.正确。[BX]以BX内容为内存地址，属寄存器间接寻址。B.正确。[SI+5]为基址偏移模式，SI为基址寄存器，属寄存器间接变种。C.错误。[BP+DI]为基址变址寻址，需计算两个寄存器之和。D.错误。0FF00H为立即数，属立即寻址方式。31.在微型计算机系统中，关于中断处理过程的描述，下列哪些选项是正确的？A.CPU响应中断请求后立即执行中断服务程序B.中断处理过程中需要保护现场和恢复现场C.中断响应的优先级由硬件排队电路决定D.中断服务程序执行完毕后会通过RETI指令返回主程序E.中断请求信号必须在当前指令执行结束才能被响应【选项】A.仅A、B、D正确B.仅B、C、D、E正确C.仅B、D、E正确D.A、B、C、D、E均正确E.仅D、E正确【参考答案】B【解析】1.A错误：CPU响应中断后需先关中断、保护断点（压栈），并非立即执行中断服务程序。2.B正确：保护现场（寄存器内容）和恢复现场是中断处理的必要步骤。3.C正确：硬件排队电路（如8259A）管理中断优先级。4.D正确：中断返回需用专用指令RETI恢复断点和标志位。5.E正确：中断请求需等待当前指令执行完毕才能响应。32.下列关于DMA控制器工作特性的描述，正确的选项有哪些？A.DMA传输期间CPU完全停止工作B.DMA支持内存与外设间的直接数据传输C.块传输模式下DMA可连续传送多个数据D.DMA请求优先级高于中断请求E.DMA控制器需通过总线请求信号接管总线【选项】A.仅B、C、E正确B.仅A、C、D正确C.仅B、D、E正确D.A、B、C、D、E均正确E.仅E正确【参考答案】A【解析】1.A错误：CPU在DMA传输期间仅释放总线控制权，仍可执行非总线操作（如内部计算）。2.B正确：DMA实现外设与内存直接传输而非通过CPU。3.C正确：块传输模式允许一次性传输多字节。4.D错误：DMA请求优先级可由系统设定，不一定高于中断。5.E正确：DMA需向CPU发送总线请求信号（如HOLD）以接管总线。33.8255A可编程并行接口芯片的工作方式包括哪些？A.模式0——基本输入输出B.模式1——选通输入输出C.模式2——带双向数据总线的选通传输D.模式3——高速同步传输E.模式4——多路复用传输【选项】A.仅A、B、C正确B.仅A、D、E正确C.仅B、C、D正确D.仅C、D正确E.仅D、E正确【参考答案】A【解析】1.模式0：基本I/O无需握手信号，适合无条件传输。2.模式1：选通I/O使用STB和IBF信号实现握手。3.模式2：仅A口支持双向总线通信（外设与CPU双方向传输）。4.D/E错误：模式3和4不是8255A的规范工作模式。34.关于Cache存储器，下列哪些说法正确？A.全相联映像方式的命中率最高但成本高B.直接映像的地址冲突概率高于组相联C.LRU淘汰算法基于“最近最少使用”原则D.Cache写操作可采用直写和回写两种策略E.Cache容量越大，命中率一定越高【选项】A.仅A、C、D正确B.仅B、D、E正确C.仅A、B、C、D正确D.仅C、D正确E.仅D、E正确【参考答案】C【解析】1.A正确：全相联允许任意映射，减少冲突但需复杂比较电路。2.B正确：直接映像固定映射区块，冲突概率高于组相联（折中方案）。3.C正确：LRU是常用替换算法之一。4.D正确：直写同步更新主存，回写延迟更新。5.E错误：容量增至临界值后，命中率提升趋缓，并非线性增长。35.微型计算机接口技术的发展趋势包括哪些？A.从并行接口转向高速串行接口B.接口控制逻辑日益复杂化C.从专用接口芯片转向可编程通用芯片D.软件驱动程序取代硬件接口功能E.接口标准化程度逐步提高【选项】A.仅A、C、E正确B.仅A、D、E正确C.仅B、C、D正确D.仅A、E正确E.仅C、D正确【参考答案】A【解析】1.A正确：USB、PCIe等高速串行接口逐步取代传统并行接口。2.B错误：接口控制逻辑因集成化反而简化（如SoC设计）。3.C正确：可编程芯片（如FPGA）增强灵活性。4.D错误：硬件接口仍是基础，驱动程序仅实现上层控制。5.E正确：标准化（如USB协议）提升设备兼容性。三、判断题（共30题）1.8086CPU的AD15~AD0地址/数据引脚采用分时复用技术，即同一组引脚在不同时间分别传输地址和数据信息。【选项】T（正确）/F（错误）【参考答案】T【解析】AD15~AD0是复用引脚：在总线周期早期传送地址信号（通过锁存器保存），后期传送数据信号。这是8086典型的总线复用技术，可减少芯片引脚数量。2.在8086系统中，堆栈操作（如PUSH和POP）遵循“先进先出”（FIFO）原则。【选项】T（正确）/F（错误）【参考答案】F【解析】堆栈操作遵循“后进先出”（LIFO）原则，即最后压入的数据最先弹出。FIFO通常用于队列操作，与堆栈机制相反。3.8253可编程定时器的工作方式2（速率发生器）会在输出端输出连续的方波信号。【选项】T（正确）/F（错误）【参考答案】F【解析】方式2为周期性分频器（速率发生器），输出固定周期的负脉冲而非方波；方式3（方波发生器）才输出方波信号。4.8086的中断向量表位于内存地址00000H~003FFH，共存储256个中断向量。【选项】T（正确）/F（错误）【参考答案】T【解析】每个中断向量占4字节（CS和IP），256个向量共占1KB（00000H~003FFH），该表用于存放中断服务程序的入口地址。5.8255A在模式1（选通输入/输出）下，其内部中断允许位（INTE）必须通过软件置位才能使能中断请求。【选项】T（正确）/F（错误）【参考答案】T【解析】模式1下，INTE位由PC口的位设置（如PC4或PC6）通过控制字编程控制，需软件配置才能开启中断功能。6.8237DMA控制器采用固定优先级策略时，通道0的优先级最高且无法被轮询改变。【选项】T（正确）/F（错误）【参考答案】T【解析】固定优先级下通道0优先级最高，通道3最低；轮询优先级仅在“旋转优先级”模式下生效，与固定模式无关。7.8251A串行通信接口芯片在同步传输模式下，需通过检测同步字符实现收发双方的时钟同步。【选项】T（正确）/F（错误）【参考答案】T【解析】同步模式下，8251A发送时会插入同步字符，接收端通过匹配同步字符建立时钟同步，这是同步通信的核心机制。8.某SRAM芯片容量为8K×8位，其地址线引脚数量应为13根（因8K=2¹³）。【选项】T（正确）/F（错误）【参考答案】T【解析】8K=8×1024=8192=2¹³，故地址线数量为13根。数据线为8位（×8位），地址线与容量成对数关系。9.在串行通信中，波特率是指单位时间内传输的有效数据位数（不含校验位和停止位）。【选项】T（正确）/F（错误）【参考答案】F【解析】波特率是单位时间内传输的码元（符号）总数，包含起始位、数据位、校验位和停止位。比特率才特指有效数据位传输速率。10.DMA传输方式中，每完成一次数据传输后，DMA控制器会立即将总线控制权交还给CPU。【选项】T（正确）/F（错误）【参考答案】F【解析】DMA传输分为单字节模式（每传一字节归还总线）和块传输模式（整块数据传完才归还），题目描述仅适用于单字节模式，不全面。11.8086CPU在最小模式下，MN/MX引脚应接高电平。【选项】正确/错误【参考答案】正确【解析】8086CPU的最小/最大模式由MN/MX引脚的电平决定：当MN/MX接高电平时，系统工作于最小模式（单处理器模式）；接低电平时，工作于最大模式（多处理器模式）。此题为概念性考点，需准确记忆引脚电平与模式的对应关系。12.三态门的三态是指高电平、低电平和高阻态，常用于总线控制。【选项】正确/错误【参考答案】正确【解析】三态门的输出状态包括逻辑高、逻辑低和高阻态（禁止态），高阻态使设备与总线隔离，避免总线冲突。此为总线接口设计的核心知识点，需理解高阻态在总线竞争中的作用。13.CPU响应可屏蔽中断INTR的条件是当前指令执行完毕且IF=1。【选项】正确/错误【参考答案】正确【解析】可屏蔽中断的响应需满足：①当前指令执行结束；②中断允许标志IF=1（开中断）；③无更高优先级中断请求。该考点涉及中断控制机制，需区分INTR与NMI（非屏蔽中断）的响应条件。14.采用全译码方式时，存储器的每个存储单元对应唯一的地址。【选项】正确/错误【参考答案】正确【解析】全译码利用全部地址线进行译码，地址线与存储单元一一对应，无地址重叠。部分译码会因未使用地址线导致多组地址映射同一单元。此为存储器扩展设计的关键考点，需区分两种译码方式的寻址特性。15.DMA传输方式下，数据传送由CPU直接控制完成。【选项】正确/错误【参考答案】错误【解析】DMA（