FPGA应用与开发实践教程 课件 项目8 UART通信系统设计

UART通信系统设计项目8UARTCommunicationSystemDesign学习目标Learninggoal01GRADUATIONTHESIS课程导引CourseGuide应用场景Application02任务描述Taskdescription03任务实施Implementation04问题探究Qexploration05巩固练习Practice06挑战进阶Advanced073学习目标LearninggoalC了解UART串口通信的基本概念和电路结构目标1能正确使用串并转换技术完成数据的发送和接收功能目标3建立UART通信系统层次化设计的工程思维和综合运用软硬件资源的工程素养目标4能正确使用计数器和分频器完成UART通信协议中波特率和比特的计数目标24应用场景ApplicationUARTUART（UniversalAsynchronousReceiver/Transmitter，通用异步收发传输器）是一种用于异步串行通信的硬件电路，可用于计算机与串行设备的通信。在嵌入式设计中，UART不仅可以与PC通信，还可以与其他器件通信。应用因其简单性、可靠性和灵活性，UART被广泛应用于智能家居、工业自动化、车载电子等各种设备和系统中。5任务描述Taskdescription本项目使用FPGA开发板连接上位机，通过串口调试助手发送数据，完成串口回环测试。任务要求1：实现数据的串行传输UART通信系统的主要任务是实现数据的串行传输。发送端将并行数据转换为串行数据，并通过数据线逐位发送出去；接收端将接收到的串行数据还原为并行数据，以供后续处理；任务要求2：适配异步通信协议UART通信系统遵循异步通信协议，这意味着发送端和接收端之间不需要共享时钟信号，而是通过预定义的配置（如波特率、数据位、起始位、停止位等）来同步数据传输；任务要求4：采用标准的数据格式与编码在发送数据时，UART会将数据位加上起始位、停止位（以及可选的奇偶校验位）组成完整的数据包。接收端通过检测起始位和停止位来识别数据包，并从中提取出实际的数据位；任务要求3：设置合适的波特率通信系统需要设置相同的波特率以确保发送端和接收端能够正确通信。波特率的设置取决于通信双方的时钟频率以及数据线的电气特性；其他要求：在以上步骤运行过程中，如果复位键按下，串口通信将失效。6任务实施TaskImplementation1.本项目使用的软硬件资源开发平台：QuartusPrime硬件描述语言：VerilogHDLFPGA芯片：采用AlteraCycloneIVE系列的EP4CE6E22C8，有6000多个逻辑单元和92个可用IO口。开发板资源：采用IntelEP4CE6开发板，5V直流电为FPGA等元件提供所需的各种电压，并可向外输出5V、3.3V电压；配有EPCS4配置芯片、JTAG下载端口和50MHz有源晶振，FPGA所有引脚均通过2.54mm标准排针引出。交通信号灯模块：FPGA通过USB转UART模块分别连接UART模块的发送端和接收端。7任务实施TaskImplementation

4个UART控制IO引脚分配表硬件模块FPGA引脚说明clkE1系统时钟rst_nE15系统复位按键txG1串行数据发送rxM2串行数据接收FPGA通过USB转UART模块分别连接UART模块的发送端和接收端。8任务实施TaskImplementation2.技术分析右图给出PC上位机收发模块和FPGA收发模块的连接方式，在FPGA中的UART串口通信系统设计有两个关键技术：设计FPGA的rx接收模块，能正确识别PC上位机发送的串行数据，并转为并行数据发送给tx发送模块；设计FPGA的tx发送模块，在接收到由rx接收模块发送来的并行数据后，转为串行数据并发送回PC上位机。UART串口通信系统的外部连接方式9任务实施TaskImplementation3.设计框架UART串口通信系统电路符号UART串口通信系统硬件框架UART的硬件模块主要包括两个部分：接收模块：用于接收上位机发送的串行数据，并通过移位寄存器将其转换为并行数据；发送模块：使用移位寄存器将需要发送的并行数据转换为串行数据，并发送回上位机。UART串口通信系统有三个输入端和一个输出端。其中，输入信号clk为时钟信号，频率是50MHz；复位信号rst_n低电平有效；输入信号rx为上位机发送给FPGA端的串行信号；输出信号tx为经过处理发送回上位机的串行信号。10任务实施TaskImplementation4.技术设计4.1接收模块设计接收模块程序设计流程图技术要求：接收模块需支持串行数据输入、并行数据输出，实现全局复位功能、数据接收完毕的指示功能，能够通过采用合适的波特率接收数据。baud_set波特率/bps波特率周期/ns波特率分频计数值50MHz系统时钟计数值09600104167104167/System_clk_period5208-11192005208352083/System_clk_period2604-12384002604126041/System_clk_period1302-13576001736117361/System_clk_period868-1411520086808680/System_clk_period434-111任务实施TaskImplementation4.技术设计4.1接收模块设计接收模块程序设计流程图首先判断起始位是否到来，如起始位到来，波特率计数器启动，进一步判断计数变量cnt_baud是否达到433，是则cnt_baud清零，cnt_bit加一，同时使用移位寄存器进行串并转换，启动比特计数器，再判断cnt_bit是否达到8，如果是，即将数据接收完毕标志信号空闲位rx_vld拉高，同时cnt_bit清零。12任务实施TaskImplementation4.技术设计4.1接收模块设计接收模块仿真图13任务实施TaskImplementation4.技术设计4.2发送模块设计发送模块程序设计流程图技术要求：发送模块需支持串行数据输入、并行数据输出，实现全局复位功能、数据发送完毕的指示功能，能够通过采用合适的波特率接收数据。开始时，首先判断数据接收完毕标志信号rx_vld是否为1，当rx_vld为1时，使用移位寄存器进行并串转换，波特率计数器启动，进一步判断计数变量cnt_baud是否达到433，是则cnt_baud清零，cnt_bit加一，同时发送出1bit的数据到上位机，再判断cnt_bit是否达到8，是则将停止位tx_r拉高，同时cnt_bit清零，完成发送。14任务实施TaskImplementation4.技术设计4.2发送模块设计发送模块仿真图15任务实施TaskImplementation5.模块整合在顶层设计中，将收发模块进行连接，得到整体的设计。moduleuart(inputclk,inputrst_n,inputrx,outputtx);wire[7:0]data;wirerx_vld;uart_rxu_rx(.clk(clk),.rst_n(rst_n),.rx(rx),.rx_dout(data),.rx_vld(rx_vld));uart_txu_tx(.clk(clk),.rst_n(rst_n),.tx_data(data),.rx_vld(rx_vld),.tx(tx));endmodule16任务实施TaskImplementation6.板级验证级验证的流程：创建项目并输入设计文件：按照新建项目的向导步骤，选定路径，创建UART串行通信项目uart；分别创建UART的顶层模块uart.v、串口接收模块uart_rx.v、串口发送模块uart_tx.v，并输入代码并保存；设计处理：将uart.v文件设为顶层进行编译处理，并修正错误；引脚约束：根据项目，对输入输出端口进行引脚约束；器件编程：将开发板通过USB-Blaster连接至电脑，利用JTAG接口编程串行配置器件；开发板验证：使用串口调试助手向FPGA发送数据，并观察数据回环是否成功。17问题探究Qexploration问题1如果采用波特率57600，应该修改程序中的什么参数？问题2程序是在什么时间点进行采样的，如何修改时间点，为何要选取这个时间点？问题3

UART通信具有什么特点，一般应用在什么领域？18巩固练习Qexploration2数码管显示尝试将上位机发