《数字电路与逻辑设计基础》课件-第4章 组合逻辑电路

第4章组合逻辑电路本章要点本章首先阐述组合逻辑电路的分析方法和设计方法，然后介绍一些常用集成组合逻辑电路芯片，如加法器、比较器、编码器、译码器及显示器件、数据选择器等，重点掌握组合逻辑电路的分析和设计，以及集成组合逻辑电路芯片的应用。最后简单介绍组合逻辑电路中的竞争冒险问题。你知道吗？组合逻辑电路是由门电路构成的实现某种逻辑功能的电路，它和时序逻辑电路共同构成数字电路，其特点是电路的输出状态只决定于输入端数据。组合逻辑电路按照逻辑功能特点不同可以分为：加法器、比较器、编码器、译码器、数据选择器等；按照使用基本开关元件的不同可以分为：CMOS、TTL等；按照集成度不同又可以分为：小规模集成电路(SSI)、中规模集成电路(MSI)、大规模集成电路(LSI)、超大规模集成电路(VLSI)。

组合逻辑电路：就是由各种门电路构成并实现一定逻辑功能的电路，其特点是电路的输出只决定输入变量，不存在反馈回路。

输入矩阵输出矩阵4．1组合逻辑电路的描述

时序组合逻辑电路的分析就是在给定电路的基础上，写出电路输出端逻辑式、列出真值表，从真值表分析电路逻辑功能的过程。其步骤大致如下（1）由所给的逻辑电路写出输出端逻辑式；（2）利用公式法或卡诺图法对输出端逻辑式进行化简；（3）根据化简后的逻辑式列出输入和输出真值表；（4）通过真值表分析和得出电路的逻辑功能。4．2

组合逻辑电路的分析②化简得到的逻辑式③列出输入输出的真值表例1分析图电路的逻辑功能ABCL00000011010101111001101111011110④由真值表分析电路的逻辑功能当A、B、C三个变量不一致时，输出为“1”，所以这个电路称为“不一致电路”。ABCL00000011010101111001101111011110②化简得到的逻辑式③列出输入输出的真值表例2分析图电路的逻辑功能④由真值表分析电路的逻辑功能此电路为两个一位二进制数A和B相加，其和为Y1，进位为Y2。此加法电路只有两个一位二进制数相加，没有考虑低位有无进位输入，故称为半加器加数和被加数和输出进位输出

组合逻辑电路的设计是根据所给的逻辑要求，最终给出实现的电路，它是组合逻辑电路分析的逆过程。其基本步骤为：1.根据所给的逻辑要求，确定输入、输出变量，并赋值（高低电平的定义）；2.由所给的逻辑要求列出输入、输出真值表；3.从真值表中写出输出端逻辑式，并化简成要求的形式（与非-与非式、或非-或非式、与或非式等）；4.画出相应的电路。4．3

组合逻辑电路的设计【例1】试设计一逻辑电路供三人表决使用。每人有一电键，如果他赞成，就按电键，表示为1;如果不赞成，不按电键，表示0.表决结果用指示灯表示。若多数赞成，则指示灯亮，输出为1,否则不亮为0。解:①逻辑赋值：设输入A、B、C为三人，赞成按键为1，否则为0；输出为指示灯，灯亮为1，否则为0②写出真值表：③由真值表写输出端逻辑式：④化简：⑤若选择与非门实现，则将简化的与或式进行转换⑥画出实现的逻辑电路

若选择或非门实现，则要圈逻辑函数卡诺图中的“0”【例2】试设计一操作码形成器，当按下加、减、乘的操作键时，要求分别产生操作码01、10和11。解:①逻辑赋值：输入A、B、C为加、减、乘的操作键，按下为0，不按为1；输出为两位操作码Y1和Y2。②写出真值表：③由真值表写输出端逻辑式：④化简：利用无关项可以使得电路更简单⑤画出实现的逻辑电路

1.半加器00101

00100011011AiBi输入SiCi输出

两个二进制数之间的四则运算，在数字计算机中都是通过加法和移位操作来完成的。不考虑来自低位进位的叫半加，考虑来自低位进位的叫全加。加法器4．4

常用中规模组合逻辑电路集成器件全加器

全加器能把本位两个加数Ai

、Bi

和来自低位的进位Ci-1三者相加，得到求和结果S和该位的进位信号Ci

即CO。S

CO0000000110010100110110010101011100111111AiBiCi-1串行进位加法器以两个四位二进制数A3A2A1A0与B3B2B1B0相加为例。A3A2A1A0+B3B2B1B0=COS3S2S1S0优点：电路简单、连接方便。缺点：运算速度慢。如：1011+0110=10001超前进位加法器（以四位为例）——各位的进位由输入的二进制数直接产生。由：优点：速度快。得：缺点：电路复杂。四位超前进位加法器集成芯片74LS283【例】利用集成4位并行进位加法器74HC283将8421BCD码转换成余3码。数值比较器——比较两个二进制数大小的电路。1.一位数值比较器两个一位二进制数A、B相比较，结果有三种：A>B、A<B、A=B输入输出ABYA＞BYA＜BYA=BLMG00011011001010100001由真值表写出逻辑表达式：由表达式画出逻辑图。2.四位二进制数比较器——集成比较器7485

3.数值比较器的位数扩展串联方式用2片7485组成8位二进制数比较器。★高位相等时取决于低位的比较结果。编码器

用二进制代码表示文字、符号或者数码等特定对象的过程，称为编码。实现编码的逻辑电路，称为编码器。有二进制编码器和码制编码器两大类。

1.二进制编码器——输入信号的个数N与输出变量的位数n满足N＝2n。

普通编码器优先编码器——每次只能对一个信号进行编码，N个信号相排斥。——N个信号有优先顺序，多个信号输入时，只给优先级别高的编码。4线-2线普通编码器4线-2线普通编码器(2)

3位二进制优先编码器（PriorityEncoder）

在优先编码器中，允许同时输入两个以上的有效编码请求信号。当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。优先级别的高低由设计者根据输入信号的轻重缓急情况而定。输入I7

I6

I5

I4

I3

I2

I1

I0输出Y2

Y1

Y01

×

×

×

×

×

×

×0

1

×

×

×

×

×

×0

0

1

×

×

×

×

×0

0

0

1

×

×

×

×0

0

0

0

1

×

×

×0

0

0

0

0

1

×

×0

0

0

0

0

0

1

×0

0

0

0

0

0

0

1111110101100011010001000集成优先编码器74148I7优先权最高，I0优先权最低EI：使能输入端，低电平有效GS：无输入信号标志端，低电平有效EO：有编码输出标志端，低电平有效优先编码器74148是反码输出不可能出现00工作，且有输入01工作，但无输入10禁止工作11状态集成优先编码器74148的扩展用两片8线-3线优先编码器74LS148扩展为16线-4线优先编码器。译码器二进制译码器译码是编码的逆过程。编码：用不同的二进制代码表示不同的输入对象；译码：把不同的二进制代码按原定义翻译成不同的指定对象。二进制译码器（变量译码器）码制译码器显示译码器设译码器的输入为n个，若输出端为2n个，则为二进制译码器。3线—8线译码器示意图如右图。现以2线-4线译码器为例详细讨论其逻辑功能。

2线-4线译码器真值表输出端逻辑式译码器的输出等于输入二进制代码的最小项，故又称为最小项译码器。2线-4线译码器逻辑电路集成的3线-8线译码器74HC138简介管脚图逻辑符号地址输入端

输入控制端

输出端

说明：①当G1为低电平或者和有一个为高电平时，禁止译码，输出全部为高电平；说明：②当G1为高电平，且和同时为低电平时，允许译码，输出为最小项取反，低电平有效；扩展：利用两片74HC138扩展成4线-16线译码器显示译码器

将译码器输出的高低电平信号，显示成人们熟悉的数码0-9、字母或图案，这就需要显示器件，而驱动显示器件的译码器称为显示译码器。

常用的显示器件有七段数字显示器、字母数字型显示器以及可编程数字点阵显示器。无论哪种显示器都有发光二极管型（简称LED-Lightemittingdiode型）和液晶型（简称LCD-Liquidcrystaldisplay型）

外形图（1）七段数字显示器外形示意图

LED七段数字显示器是由七个发光二极管构成一个“8”字符，它分为共阴极和共阳极两种。共阴极LED内部电路示意图其中COM端为阴极公共端，接低电平，当a-g端接高电平时，发光二极管点亮。dp为小数点电极。显示的数码9/16/2025LED显示器有两种结构：共阳极共阴极共阴极LED数码管显示译码器芯片74HC48简介管脚图逻辑符号7448是一种与共阴极数字显示器配合使用的集成译码器。功能表灯测试端，当输入低电平时，输出端a-g全为高电平，数码管显示“8”，译码时加高电平；

说明：灭零输入端

说明：灭灯输入/灭零输出的双向端口。当该端口作为输入端口输入低电平时，无论其它输入端口为何种状态，输出端a~g全为低电平，显示器熄灭；当输入低电平且A3A2A1A0

=0000时，则本应显示的“0”不显示，输出端a~g全为低电平，正常译码时加高电平。说明：当该端口作为输出端口时，此时若输入A3A2A1A0=0000，且为低电平时，端口输出低电平，它的作用是在多位数码显示系统中，作为消隐“0”的输入信号。74HC48驱动共阴极数码管的接线图

74HC48的具有集电极开路输出，内部接有2kΩ的上拉电阻，可直接驱动共阴极数码管。如果显示器亮度不够，可在译码器的输出端与电源之间接入1kΩ-100kΩ的电阻。【例】电路如图所示，试说明每一位显示器显示数字的范围。1~90~90~9电路数据选择器——能够按照给定的地址将某个数据从一组数据中选出来的电路。数据选择器又称多路选择器(Multiplexer，简称MUX)。它有n位地址输入、2n位数据输入、1位输出。功能类似于一个单刀多掷开关。常用的数据选择器有2选1、4选1、8选1和16选1等多种类型。（1）2选1数据选择器当S

=0时

:（2）4选1数据选择器SA1A0

Y

1

ⅩⅩ

0

0

00

D0

0

01

D1

0

10

D2

0

11

D3

当S

=0时

:集成双4选1数据选择器74HC153简介

管脚图逻辑符号使能控制端选择输入端输出端逻辑式集成数据选择器

利用74HC153可构成8选1数据选择器01、用译码器实现组合逻辑函数

依此可用译码器构成逻辑函数，但要求逻辑变量的个数与代码输入端个数相同，用译码器实现函数时，要将函数式化为最小项表达式。由于二进制译码器的输出端可以得到代码输入的最小项，如果将函数的变量从代码输入端加入，输出就可得到变量的最小项。集成译码器的输出端逻辑式为：4．5

集成器件的应用1.选择集成二进制译码器2.写出函数的标准与非-与非表达式先求出函数的标准与或表达式，再用两次取反推导出其标准与非-与非表达式。3.确定译码器和与非门输入信号的表达式译码器的输入信号就是函数的变量，但是要特别注意变量排列顺序。4.画出电路图。基本步骤：【例】

用3线-8线译码器74LS138实现下列函数：解：(1)将函数化成最小项之和的形式(2)将函数化成与非-与非式（3）利用译码器74LS138实现的电路如图所示【例】试用集成3线-8线译码器74HC138实现全减器，设输入为被减数A，减数B和低位的借位为CI，输出为差D和向高位的借位Co解：实现的电路由数据选择的输出端逻辑式可知：

此式基本上与逻辑函数的最小项表达式是一致的，只是多了一个因子，如果Di=1，则与之对应的最小项将包含在Y的函数式中；如Di=0，则与之对应的最小项不包含在Y的函数式中。所以可以借助数据选择器的最小式表达式来实现组合逻辑函数.

2、用数据选择器实现组合逻辑函数（1）将给定函数化为最小项与或表达式。（2）根据函数包含的变量数，确定数据选择器。一般含有n个变量的函数，可需选用有（n-1）个或n个地址输入端的数据选择器。（3）对照比较所求逻辑函数式和数据选择器的输出表达式，确定数据选择器数据输入端的输入变量的表达式或取值。（4）按照求出的表达式或取值连接电路，画出电路连接图。基本步骤：【例】试用集成双4选1数据选择器74HC153实现全减器，设输入为被减数A，减数B和低位的借位为CI，输出为差D和向高位的借位Co解：A1=AA0=B1D0=CI，1D1=CI1D2=CI，1D3=CI2D0=CI，2D1=12D2=0，2D3=CI1D0=CI，1D1=CI1D2=CI，1D3=CI2D0=CI，2D1=12D2=0，2D3=CI实现的电路【例】利用4选1数据选择器、8选1数据选择器、16选1数据选择器实现下面的逻辑函数解：1.利用双4选1数据选择器74HC153之一YCD实现的电路注意：利用4选1数据选择器实现两个以上变量逻辑函数时，要附加逻辑门。2.利用8选1数据选择器74HC151CDA观察：Y0B1B011B实现的电路3.利用16选1数据选择器74HC150观察：CDAB比较：Y注意：74HC150输出为反码输出1101100010011001a.用具有n个地址输入端（2n个输入通道)的数据选择器实现n变量的逻辑函数，只需按函数中所包含的最小项，在相应输入通道（数据输入端）接“1”或“0”即可；b.用具有n个地址输入端的数据选择器实现(n＋1）变量的逻辑函数时，无需增加附加门，只需要在输入通道上依据函数要求接入剩余变量X的原变量、反变量、0或1;c.用具有n个地址输入端的数据选择器实现m（m>n+1）个变量的逻辑函数，一般需要增加小规模的门电路配合使用。总结：1.竞争-冒险的概念竞争：是指门电路的两个输入信号同时向相反的逻辑电平跳变的现象。冒险:是指由于竞争的存在，