计算机组成原理考试高频考点试卷 2025年专项训练

计算机组成原理考试高频考点试卷2025年专项训练考试时间：______分钟总分：______分姓名：______一、选择题（每题2分，共20分）1.下列哪一项不是冯·诺依曼体系结构的主要特点？A.存储程序控制B.以运算器为中心C.指令和数据以二进制形式存储D.采用总线结构2.将十进制数-27转换为8位二进制补码表示，结果是？A.10010110B.01101001C.11101001D.011101103.在下列寻址方式中，指令执行时能直接获得操作数地址的是？A.立即寻址B.间接寻址C.直接寻址D.寄存器寻址4.计算机中用于暂时存放CPU要处理的数据和指令的部件是？A.运算器B.控制器C.存储器D.输入/输出设备5.主存与Cache之间地址映射有三种基本方式，其中速度最快但成本最高的是？A.直接映射B.全相联映射C.组相联映射D.以上都不是6.CPU执行一条指令所需的时间称为？A.时钟周期B.周期状态C.指令周期D.微周期7.在CPU中，执行算术逻辑运算和逻辑运算的部件是？A.控制器B.存储器C.运算器（ALU）D.总线8.中断是指？A.CPU执行指令的速度变慢B.外部设备请求CPU服务C.CPU内部发生故障D.程序设计错误9.总线宽度是指？A.总线长度B.总线根数C.总线一次能传输的数据位数D.总线传输速率10.下列哪种I/O方式CPU占用时间最少？A.程序查询方式B.中断方式C.直接存储器访问（DMA）方式D.以上都是二、填空题（每题2分，共20分）1.计算机硬件系统的五大基本组成部分是：__________、__________、__________、__________和__________。2.在浮点数表示法中，一个数由符号位、阶码和__________三部分组成。3.Cache与主存之间地址映射的基本方式有：__________、__________和__________。4.指令控制序列通常存放在__________中，由CPU按顺序取出执行。5.运算器是计算机的__________，主要功能是对信息进行加工处理。6.中断向量是指存放__________的地址。7.总线按传输信息分类，可分为数据总线、__________和__________。8.补码加法运算可以用来进行__________和__________运算。9.采用直接映射方式，若Cache有128块，主存有1024块，则主存块号与Cache块号的对应关系是__________。10.DMA方式中，CPU在I/O操作期间可以执行其他__________。三、简答题（每题5分，共20分）1.简述原码、反码、补码三种表示法中，零的表示方式有何不同。2.什么是存储器层次结构？其设计原理是什么？3.简述中断响应过程的主要步骤。4.什么是指令流水线？它可能带来哪些问题？四、计算题（每题10分，共20分）1.某计算机Cache采用直接映射方式，Cache容量为16KB，主存容量为256MB，主存按字节编址。若主存地址为十六进制A1BC16，求该地址所在的主存块号和Cache块号（假设块大小为64B）。2.设某机运算器能同时处理两个8位二进制数，采用补码运算。求（-45）十进制+（+38）十进制的运算结果（用二进制表示）。五、综合题（每题10分，共20分）1.简述CPU通过总线访问主存的流程。2.解释什么是总线冲突，并简述解决总线冲突的常用方法。试卷答案一、选择题1.B解析：冯·诺依曼体系结构特点是以存储器为中心，而非运算器。2.C解析：-27的原码为10011011，反码为11100100，补码为11101001。3.C解析：直接寻址方式中，指令中直接给出操作数的有效地址。立即寻址操作数在指令中，间接寻址需通过地址指针获取地址。4.C解析：存储器是计算机中用于存放程序和数据的部件。5.B解析：全相联映射速度最快，但块映射冲突率最高，成本也最高。6.C解析：指令周期是指CPU执行一条指令所需的全部时间。7.C解析：运算器（ALU）是执行算术和逻辑运算的部件。8.B解析：中断是外部设备主动请求CPU为其服务的一种机制。9.C解析：总线宽度定义了总线一次能传输的数据位数。10.B解析：中断方式下，CPU在执行当前指令结束后才响应中断，占用CPU时间最少。二、填空题1.运算器，控制器，存储器，输入设备，输出设备2.尾数3.直接映射，全相联映射，组相联映射4.主存5.核心部件6.中断服务程序入口7.地址总线，控制总线8.加法，减法9.每个主存块只能映射到Cache中一个固定的块10.任务三、简答题1.答：原码中零有两种表示：+0和-0。反码中零也只有两种表示：+0和-0。补码中零只有一种表示：0000...0（符号位为0）。2.答：存储器层次结构是将速度、成本、容量的权衡原理应用于存储系统，由多级存储器组成，如Cache-主存-辅存。其设计原理是在成本和速度之间进行权衡，将速度快的、容量小的、成本高的存储器用于存放频繁访问的数据，速度慢的、容量大的、成本低存储器用于存放不常访问的数据，实现整体性能和成本的最优。3.答：中断响应过程主要步骤包括：①中断请求信号产生；②中断判优（若有多个中断请求）；③当前指令执行完毕；④保护断点（当前指令地址）；⑤从中断向量表中获取中断服务程序入口地址；⑥转向中断服务程序。4.答：指令流水线是将一条指令的执行过程分解为多个阶段，让多条指令在时间上重叠执行的技术。它可能带来问题包括：①数据冒险（后指令需要前指令结果但未准备好）；②控制冒险（分支指令导致下一条指令地址不确定）；③结构冒险（硬件资源冲突）。四、计算题1.答：主存地址A1BC16=10100001101111012。块大小为64B，即26B，块内地址占6位。主存块号=主存地址/块大小=A1BC/64=A1B16=101000112。Cache容量16KB=214B，即块数为16，块内地址占4位。Cache块号=主存块号&Cache块索引（Cache块数为2^4=16，索引占4位）。主存块号101000112&11112=10101=1516。所以，主存块号为A1B16，Cache块号为1516。2.答：(-45)十进制=-45=11010112（补码）(+38)十进制=+38=001001102（补码）运算：1101011+0010011---------11111102结果是11111102（补码），表示-14（因为最高位为1，为负数，其补码对应的原码为10001102，即-14）。所以，结果是11111102（补码）或-14（十进制）。五、综合题1.答：CPU通过总线访问主存的流程大致为：①CPU产生访问主存的地址和读写控制信号；②通过地址总线发出地址信号，通过控制总线发出读/写信号；③总线控制器仲裁总线使用权；④若主存被选中，主存通过数据总线向CPU传送数据（读操作）或接收数据（写操作）；⑤CPU接收或发送数据。2.答：总线