Ansys2025全球仿真大会：数据中心交换机高速PCB发展趋势及设计仿真挑战

数据中心交换机高速PCB发展趋势及设计仿真挑战孙安兵/锐捷网络©2025ANSYS,Inc.10年5代产品，16倍带宽4代serde速率，10倍芯片serdes数量4倍

风冷极限？铜互连极限？

201620182020

20222025200T?o

s

25.6T6.4T小核心交换机规格发展

25G56G112G224G448G

51.2Tserdes速率单芯片serdes数量x512

102.4Tx1024

x256

12.8TPCB+线缆方案，可达128端口PCB+扣板连接器方案，

可达128端口小核心交换机硬件架构中的PCB应用插卡方案，灵活配置，需要phy芯片单PCB，最大64端口NPO/CPO，

PCB应用？

端口侧标准的制定，核心是支撑传输距离。

光模块中芯片潜力不断挖掘。

新的问题：功耗增加，热设计逼近风冷极限，液冷时代开启。C2M标准的发展32dB@53.125

G●10

2556112224448

Gbps10

2556112224448

Gbps标准（芯片）可支持最大损耗PCB材料可传输距离趋势12dB@26.56G低功耗，低成本光模块host4.4~6dB@5.16G500mm200mm30252015105.

？●200mm

~250mm●200mm

~250mm20dB

DSP光模块7.3dB@12.89G300mm

~400mm300mm

~350mm300mm

~350mm7.3dB@

13.28GNRZPAM4die2die16dB?28~324mm+高速层8层电源-800W（近1000A）5代芯片,112Gserdes单芯片512对高速线PCB？CPC？CPO？50层+

，8mm？高速层12层电源-2500W（近3000A）7代芯片,448Gserdes单芯片512对高速线？6.5代芯片,224Gserdes单芯片1024对高速线6代芯片,224Gserdes单芯片512对高速线

cable5.5代芯片,112Gserdes单芯片1024对高速线28层~4mm高速层8层电源-400W（500A）4代芯片,56Gserdes单芯片512对高速线高速PCB叠层的发展40层+6mm+高速层8层电源-1400W（近2000A）N+M200T100T50T25.6T44层+

6mm+高速层12层电源-1400W（近2000A）2020202220252027serdes速率（bps）10G-NRZ25G-NRZ56G-PAM4112

G-PAM4224G-PAM4主流开发时间~2010~2014~2018~20222025~光模块端口SFP+/QSFP+QSFP28QSFP56/QSFPDDOSFP800/QSFP112OSFP1600C2M标准的损耗要求（host）4.4dB7dB7dB12dB15dB？（die2die

32dB）典型高速板材（参考松下）M4M4/M6M6/M7M7/M8M8/M9铜箔RTFRTF/HVLPHVLPHVLPHVLP高速PCB

的发展-速率，板材serdes速率（bps）112G224

G448G（预估）单芯片功耗800w/1400W1400W/2500w+2500W+~芯片电流1000A/2000A2000A+/3600A+3600A+电源层需求（2oz）4个层/8oz8个层/16oz8个层/16oz14个层/28oz14个层/28oz448G对

PCB

电源设计的需求预估50层+12个高速信号层20层+电源电热仿真：

破解功耗与温升的恶性循环随着芯片功耗迈向2800W，电流超过4000A，焦耳热影响不容忽视！

局部温升引发铜箔电阻率和介质损耗增大，加剧信号衰减和PDN压降。电热双向耦合仿真（Ansys

Icepak+SIwave）

，

可迭代计算温度场与电性能的相互影响，避免阻抗失配和眼图塌陷。材料参数优化：终结高频“盲测”误差112G-PAM4信号基频28GHz，但板材商通常提供10GHz以下Dk/Df参数，直接外推至56GHz时插损误差超15%，频率未来到

112G时误差更大。HFSS+optiSLang，可以用测试板S参数反演0-112GHz频变材料参数，结合

Cannonball-Huray铜粗糙度模型，确保损耗仿真评估的准确性。元模型CPO

/CPC/NPO：突破电传输极限的必选项112G速率下，

PCB走线在28GHz频点损耗达1.2dB/inch

，

14英寸走线总损耗超16dB。CPO技术将光电芯片封装在同一个基板上，

使得电传输距离缩至5cm内，插损<2dB，功耗降30%

，AI的需求会推动新技术的快速发展落地。24RxchannelsPackageSubstrateubumpsaggregate

perSilicon

Photonics

InterposerC4

bumpsASIC(xPU,

FPGA,

…)TSV24TxchannelsElectronicChip

(EIC)RDLSiliconBOXOptical

CouplingC4

bumpsPCB翘曲仿真：高密度组装的“隐形杀手”新一代高速PCB均为40层以上，厚度大于6mm！

因铜箔与介质的CTE失配，回流焊时会诱发大于100μm的翘曲，导致BGA焊点开裂或阻抗偏移。采用Ansys

Mechanical多尺度建模，宏观预测整体翘曲量（误差<5%），微观分析芯片角点应力（>180MPa），再以反向预翘曲工艺，可将层偏压至3mil内。Un-deformed