【配置知识】Virtex-5-FPGA-的配置

【配置学问】Virtex-5FPGA的配置

配置方案

Xilinx为终端用户供应了配置Virtex-5FPGA所需的敏捷性。Vrtex-5FPGA支持以下方案：

串行

最简洁的配置方案，串行吞吐量。

主串行

XilinxFPGA驱动XilinxPROMCLK,因为XilinxPROM为XilinxFPGA供应了串行(xl)配置数据。

CCINT=1.0V

；cco

丁

CCLK

MODE=Master

DINW*

Serial

DONE

INIT_B

PROGB

从串行

XilinxPROM的内部振荡器驱动XilinxFPGACCLK,因为XilinxPROM为XilinxFPGA供应了串行

(xl)配置数据。

,flWf=1.8V(XCFxxP)

；CCO=25V募搜

CCJC

丁

CCLK

MODE=Slave

DIN>y,R,EX

TSerial

DONE

OE/RESHINIT_B

CFPROGB

♦ExternalCLKOUTpulluprequiredwhencascadingPROMs

从串行

外部时钟驱动XilinxPROMCLK,XilinxPROM驱动XilinxFPGACCLK,因为XilinxPROM为Xil

inxFPGA供应了串行(xl)配置数据。

=1.0V

So-25V

CcAUxC

I

CLKOUT

MODE=Slave

DO

TSerial

PMfom.FUsbCE

OE/RESET

CF

CLK

I-ISystem------------

I」IClock

♦ExternalCLKOUTpulluprequiredwhencascadingPROMs

A返回页首

从串行

外部时钟驱动XilinxFPGACLK和XilinxPROMCLK,因为XilinxPROM为XilinxFPGA供应了串

行(xl)配置数据。

Vcd，5V

System

SClock

主SPI

Virtex-5FPGA驱动SPIPROM时钟，因为SPIPROM为Virtex-5FPGA供应了串行(x1)配理数

据。

二

工0V

•

XCCINT•3V

u5V

xVccAUX7«

wz

CIKCCLK

DIN^,RrEX

SPIDATA_OUT

FLASHDATA.INMOSI

CS_BFCSB

F$[2:0]5PlFlash

-VendorSelect

HOLD,HSWAP-IfT,pull-upon

FCS_BandMOSI

required

duringconfiguration

Signalnamevarydependingonvendor

并行

并行配置，可以实现最快速的吞吐量

主并(Master-SelectMap)

XilinxFPGA驱动XilinxPROMCLK,因为XilinxPROM为XilinxFPGA供应了字节宽的<x8'配置

数据。

♦ExternalCLKOUTpulluprequiredwhencascadingPROMs

从并(Slave-SelectMAP)

外部时钟驱动XilinxFPGACCLK和XilinxPROMCLK,因为XilinxPROM为XilinxFPGA供应了

字节宽的（x8）配置数据。

M1-1.8V(XCFXXP)

J=2.5VCCO-4・>V

।=2.5V□AUX—5V

丁丁

CCLK

MODE=Slave

DIOJJ.Dl0:7]syiRlEX-

SelectMAP

Platform^b_CEDONE

OE7RE5ETINIT_B

CFPROGB

BUSYBUSYRDWR

"FlSystem

I」IClock

A返回页首

主BPI

Virtex-5FPGA驱动并行FlashPROM,因为并行FlashPROM为Virtex-5FPGA供应了字节费的（x

8）配置数据。

}{CCINT-1.0V

=1.8Vor3.3V

vcco

VCC=1.8Vor3.3VVCcAUX=2.5V

T7

C$_BFCSB

BRI

OEB

FLASH