【《基于CMOS的低压差线性稳压器版图设计案例》2500字】

基于CMOS的低压差线性稳压器版图设计案例目录TOC\o"1-3"\h\u21758基于CMOS的低压差线性稳压器版图设计案例 1151261.版图介绍 1205461.1MOS管的版图 186601.2电阻的版图 29051.3电容的版图 3322781.4三极管的版图 316911.5过孔的版图 6161212.误差放大器版图布局 6124902.1误差放大器版图 762792.2误差放大器版图物理验证 8163703.带隙基准源版图布局 10110713.1运算放大器版图 1031643.2运算放大器版图物理验证 11268543.3带隙基准源版图 12227453.4带隙基准源版图物理验证 13104284.低压差线性稳压器整体布局 1421924.1低压差线性稳压器版图 14119204.2低压差线性稳压器版图物理验证 1541735.版图寄生参数提取及后仿真分析 15CMOS集成电路的版图设计是对设计电路的物理实现，是电路设计的最后一步也是较为关键的一步。版图设计的好坏不仅直接关系到设计电路结构所要求的功能以及性能的实现，也对电路的各项性能及后续的生产有很大程度的影响。1.版图介绍1.1MOS管的版图如图5-1所示为PMOS和NMOS管的版图。图5-1PMOS（右图）和NMOS（左图）版图在版图中，MOS晶体管是由多晶硅（Polysilicon）跨过有源区形成的。共包括：NW（N阱）；SP（P+注入）；AA（有源区）；Poly（栅）；M1（金属）；CT（过孔）。多晶硅为MOS管的栅极，有源区跨过的金属层有源区两侧分别为源极（s）和漏极（d）。对于PMOS而言，由于电路版图整体是做在P型的硅片上，因此PMOS需要单独制作一个n阱。将MOS管的s、d、g、b四极用金属连线引出就可以与其他元件相连接，其中栅极（g）和衬底（b）需要使用过孔使得多晶硅和衬底与金属线相连。关于过孔详见本章本节第5小节。1.2电阻的版图例图5-2是本文所采用的的工艺下电阻的版图。图5-2电阻的版图CMOS工艺中有许多不同工艺不同材料来制作的电阻，这些电阻具有不同的特性，因此这些电阻之间具有较大的差别，因此电路所需的电阻的类型需要根据实际性能的需要进行选择。在这里我们选择的是P型高阻硅（rhrpo）。通过修改电阻的宽度（W）和长度（L）来修改电阻的阻值。1.3电容的版图如图5-3所示为（MIM）金属-氧化物-金属电容。CMOS工艺中的MIM电容是由过孔、两侧极板，介质层以及氧化层组成的。其中两极板采用的是高层的金属（第六层），这样会使得底板的寄生电容较小，电容的性能较好。图5-3MIM电容版图1.4三极管的版图如图5-4为npn型三极管，图5-5为pnp型三极管。图5-4npn型三极管版图图5-5pnp型三极管三极管与MOS管相同都是有源器件。三极管的制作工艺是首先做一层衬底，之后在衬底上淀积或扩散与衬底不同的另一种类型的杂质区域，最后再注入或扩散与衬底相同杂质的重掺杂区，因此对于npn型的三极管需要额外做一个n阱。对于pnp型三极管，从内到外的三个外延金属层分别是三极管的发射极（e）、基极（b）、集电极（c），可以通过过孔和金属连线外引与其他器件相连。其主要的参数有基区宽度WB和B1.5过孔的版图图5-6过孔版图如图5-6为过孔的版图，分别用于连接各层金属以及金属和多晶硅、金属和衬底。2.误差放大器版图布局2.1误差放大器版图图5-7误差放大器版图如图5-7为误差放大器电路的版图。在绘制版图时必须保证差分对管的对称以及远离其他的器件。同时对电路通过增加dummy器件减小工艺对实际器件的影响。2.2误差放大器版图物理验证对于已设计好的版图要进行电路图版图一致性检查（LVS-LayoutVsSchematic）和设计规则检查（DRC-DesignRuleCheck）。如图5-8为误差放大器的LVS检查结果，图5-9为本文所设计的EA的DRC检查结果。图5-8误差放大器LVS检查结果图5-9误差放大器DRC检查结果LVS检查主要是检查版图连接是否正确，输入输出端口是否与原理图一致以及版图元件参数与电路原理图是否一致。此外，LVS检查还可以检查出电路原理图中没有出现的元件以及错误的节点。DRC检查主要是检查版图中的过孔、元件之间的位置、走线线宽、走线间距等是否符合工艺库的生产工艺规则。这就要求在绘制版图时要求金属互联要严丝合缝，同层金属线间保持合理线宽。一般情况下，电路检查先进行LVS检查再进行DRC检查，之后反复几次，保证电路合乎规则。3.带隙基准源版图布局3.1运算放大器版图图5-10运算放大器版图如图5-10为运算放大器的版图，电路中包含开启电路，运算放大器的性能对于带隙基准源的性能有很大的影响，因此在考虑面积的同时，应尽量使差分对管保持对称。3.2运算放大器版图物理验证图5-11运算放大器LVS检查结果图5-12运算放大器DRC检查结果如图5-11与图5-12所示，本文设计的误差放大器电路满足设计工艺规则以及电路原理图。3.3带隙基准源版图图5-13带隙基准源版图如图5-13为带隙基准源的版图，其中最重要的就是pnp三极管阵列以及电阻。为了使得输出的基准电压近似与温度呈现不相关，这就要求三极管需要采用严格对称的九宫格形式进行排列。3.4带隙基准源版图物理验证图5-14带隙基准源LVS检查结果图5-15带隙基准源DRC检查结果如图5-14以及图5-15所示本文所绘制的带隙基准源符合电路原理及工艺制造规则。4.低压差线性稳压器整体布局4.1低压差线性稳压器版图图5-16低压差线性稳压器低压差线性稳压器电路中除了误差放大器以及带隙基准源外还需要调整管以及电阻反馈网络。由于LDO相对于其他稳压结构的输入输出的走线电压都比较高，因此调整管与电源的走线需要很宽，并且尽可能的短。4.2低压差线性稳压器版图物理验证图5-17低压差线性稳压器LVS检查图5-18低压差线性稳压器DRC检查如图5-17以及图5-18所示，本文所绘制的低压差线性稳压器的版图布局与电路原理图相符合以及符合工艺库的工艺制造规则。5.版图寄生参数提取及后仿真分析在版图设计完成并进行检查验证之后，利用Calibre对本文所绘制好的版图进行版图的寄生电容和电阻的提取，之后利用提取到的结果生成一个带寄生信息的新网表，最后通过新网表完成电路的后仿真。其仿真结果如下所示。图5-19低压差线性稳压器降低电压后仿真如图5-19所示为低压差带隙基准源的降低电压后仿真，根据上图仿真结果曲线表明本文所设计的LDO的降低电压在正常工作的情况下可以稳定保持在2.3V附近。图5-20低压差线性稳压器温度特性曲线后仿真图5-21低压差线性稳压器温漂后仿真如图5-20与5-21所示为低压差线性稳压器的温度特性后仿真，可以看出相对前仿，常温下的稳定输出电压变为了2.31V，温漂为6.72ppm℃。图5-22低压差线性稳压器电源抑制比后仿真如图5-22所示，本文设计的LDO的电源抑制比可以保证在1G的频率范围内最高不会超过-33dB，在低频时（小于10