【《变频器系统中频率源模块本振单元设计与实现案例分析》7100字（论文）】

变频器系统中频率源模块本振单元设计与实现案例分析目录TOC\o"1-3"\h\u25372变频器系统中频率源模块本振单元设计与实现案例分析 1156711.1本振单元设计指标 166911.2本振单元设计方案 246981.3关键器件选取 3191231.1.1恒温晶振 353381.1.2鉴相器 467231.1.3环路滤波器 5261421.1.4压控振荡器 759471.1.5倍频器 828211.4本振滤波器设计 1027401.5指标分析 121.1本振单元设计指标晶振信号：100MHz，10dBm;输出频率范围：20.5~24.5GHz；输出频率步进：100MHz；输出功率：13dBm；杂散抑制：60dBc相位噪声：≤-90dBc/Hz@100kHz，-100dBc/Hz@1MHz；工作温度：-40~+70℃；工作电压：12V。1.2本振单元设计方案根据本振单元的设计指标要求，由于直接数字频率合成的无法直接产生高频率，此设计方案不予考虑。而直接模拟频率合成方案虽可以满足上述设计指标，但由于该产品要求小型化，产品各模块不宜体积过大，而且直接模拟频率合成技术成本一般较高，所以此方案也不考虑。锁相环合成技术方案相比上面两种方案其优点是成本低、杂散小、相位噪声优异、模块小型化，而且此方案可以实现频率较宽的工作带宽。由于锁相环的跳频时间慢而且相噪相对前两者方案较差，整体模块设计指标可知对相噪指标的要求不高，能够满足指标要求，因而综合考虑，为了设计简单化，易于调试采用锁相频率合成技术+四倍频来实现此模块功能。如图1.1本振源单元方案所示，是依据器件的性能和低成本化最终确定此设计方案，采取了数字鉴相器、环路滤波器、压控振荡器三部分组成的锁相环合成方案。图1.1本振源单元方案本课题K波段本振源单元需要输出20.5GHz~24.5GHz跳频源信号。本振源的参考信号我们采用了100MHz的恒温晶振，采用ADI公司HMC704LP4E作为锁相环芯片其工作频率范围DC-8GHz。先通过外部的STM32单片机芯片搭建控制模块，控制其内部寄存器进而产生和改变其输出调谐电压，一般鉴相器输出的调谐最大电压都比较低，为此我们利用ADI公司的运算放大器OP113构建的环路滤波器对其进行升压然后输入给VCO芯片HMC586LC4B，由VCO输出相对应的频点，链路中级联放大器可以使信号功率达到倍频器所工作的功率，其次通过两次二倍频器得到所需的本振信号频率，最后通过带通滤波器滤除对混频器单元杂散信号，尤其可见，此带通滤波器的关键性若杂散信号不消除加大调试难度。1.3关键器件选取1.1.1恒温晶振根据项目经验可知，参考信号的相噪优异直接影响着整个产品输出信号的相噪。因此在评估方案时提出选择用恒温晶振作为参考信号，这样就能够最大程度上避免受到温度变化等条件造成晶体振荡器产生温漂问题。因为恒温晶振的特性使它能够在长时间下不受温度影响而稳定，输出频点精确度高、输出信号相噪优异等优点，其恒温晶振凭借着高指标价格相比其他型号晶振而言稍微昂贵些，在实际工程中更加偏向于其产品指标。为了使设计呈现最佳效果，我们对多款恒温晶振（OCXO）进行研究，最终发现一款来自国内某厂商的100MHz恒温晶振。其不仅频率精确度和相位噪声的指标处于一种较理想状态，而且体积也较小，较为符合设计需求。该恒温晶振的供电电压为＋8Ｖ，启动电流小于500mA，稳定后电流约为120mA。这里我们查阅了此器件资料，由图1.2可以看出此器件相位噪声十分优异，在偏离载波频率为100kHz处大约为-160dBc/Hz。该100MHｚ参考信号的波形为标准的正弦波，谐波分量较小。图1.2恒温晶振相噪示意图1.1.2鉴相器图1.3鉴相器内部结构在项目中，我们选用数字鉴相器时首先通过器件资料查看工作频率是否在设计方案的频率范围内，这是在选用数字鉴相器芯片时的首要标准。在整个T/R组件模块中，本振源模块的性能决定着整个组件性能，为满足整个组件的性能，因此我们在选用芯片时希望数字鉴相器基低噪声较低，确保本振源的相位噪声优异。目前国内外芯片厂商研发的鉴相器种类较多，讲过对多款芯片研究，最终发现美国ADI的鉴相器HMC704LP4E芯片性能最佳。此芯片是被设计为集成锁相环中相位噪声优异小数分频芯片。从图1.3[29]芯片的结构框图可知该芯片由低噪声数字鉴相器、压控分频器、精密电荷泵组成。此款芯片的输入参考信号频率高达350MHz，射频输入频率高达8GHz，并且该鉴相器芯片工作模式分为整数和分数，可应用在不同的环境下。该芯片的有这优异的噪声基底，在整数模式下该值可达-233dBc/Hz，在分数模式下噪声恶化3dB，达到了-230dBc/Hz。此芯片不足之处是16位N计数器，其含义是该芯片锁相环路输入信号频率不小于鉴相频率16倍，如果参考信号频率是50MHz，寄存器的R设为1，以50MHz进行鉴相，此时RF输入端的信号频率需至少为800MHz，这使得该芯片的应用范围受到限制。图1.4调压与相位噪声对比值得注意的是，该款芯片电荷泵输出电流范围仅0.2~2.5mA，最高输出调谐电压仅为4.3V左右。若超过该值，则噪声基底和闪烁噪声会急剧恶化，如图1.4[30]调压与相位噪声对比所示。但总的来说，该芯片相比同类产品性能优异，价格合适，所以鉴相器HMC704LP4E是在锁相环设计中优先选择的芯片之一。1.1.3环路滤波器环路滤波器可分为无源环路滤波器和有源环路滤波器，因无源环路中未有有源器件产生噪声，通常相位噪声比有源环路滤波器优异。环路滤波器在本振源中是重要的组成部分，可以优化环路动态性能，维持环路的稳定性，一是改善恒温晶振和鉴相器的电压产生高频噪声和高频分量，二是改善压控振荡器所产生的噪声。通过查阅器件手册可知，HMC704LP4芯片CP管脚输出电压范围为DC-4.3V。项目中我们选用的压控振荡器芯片当输出5.125~6.125GHz的本振信号，需要CP脚输出电压值达到5.5V以上，所需电压远远超出HMC704LP4调谐电压范围，需提高压控电压因此采用有源环路滤波器电路设计。在有源环路滤波器的设计中，选择不同型号运放芯片，其输入的噪声分量各有差异。设计环路滤波器时，单位增益带宽、输入噪声电压和电流密度以及转换速率，上述是选型运算放大器主要考虑三个指标。影响相位噪声性能较大是输入噪声电压和电流密度。通过综合对比，本方案最终选用了ADI公司OP113型号的运算放大器，设计出有源环路滤波器通过一定比例系数调谐电压以及完成对环路的低通滤波功能滤掉所产生的噪声。根据环路滤波器的相噪最优设计原则，降低环路带宽，能够使相噪抑制好，缺点是增加环路锁定时间容易造成失锁现象；扩大环路带宽，缺点相位噪声抑制较差,但可以减少环路的锁定时间。为了将环路性能调到最佳，利用ADI公司一款ADISIMPLL仿真软件[31]，这个模拟软件是ADI公司对自己生产的鉴相器芯片研发的锁相环模拟软件，其中软件数据库里有各种各样的芯片型号和环路类别，其优点是使用方便简单，结果数据详细、参数容易修改。方案中选用HMC704LP4可以找到其模型，在实际模拟过程中，首先选择相对应的芯片，然后设置本振源输出频率范围和输入参考信号频率，接着根据方案选择环路滤波器的具体形式，选择相对应的运放型号及其供电电压。最后，通过设置环路滤波器的带宽和相位裕度来进行模拟。仿真结果主要包括信号的频域特性、时域特性、原理框图和输出结果报告。通过更改环路滤波器的带宽和相位裕度参数，可以实时地观察相位噪声的变化，其可以实时地更新用于实现环路滤波器的电阻电容器值。另一方面，ADISIMPLL模拟软件还可以拟合参考信号和电压控制振荡器信号的相位噪声，使得实际电路中采用的晶体振荡器和电压控制振荡器的相位噪声一致。所以模拟结果对设计过程中有这实际的参考价值。图1.5为HMC704LP4环路滤波电路仿真原理图。图1.5HMC704有源环路仿真图在实际工程中，环路滤波器带宽需要综合考虑，环路对晶振和鉴相器所输出噪声呈低通特性，所以希望将频率选低，而对于压控振荡器自身噪声呈高通特性，若将频率选低抑制压控振荡器噪声效果较差。故在实际电路中需要相应的调试，寻找最佳点，呈现最佳的相位噪声。1.1.4压控振荡器通过上文对环路滤波器的分析可知，环路对压控振荡器自身噪声呈高通特性，所以在选用压控振荡器芯片时，首要考虑是其芯片在远端相位噪声指标优异。经过对比后，最终选择了美国ADI公司推出的HMC586LP4B是一款宽带GaAsInGaP电压控制振荡器芯片，该芯片内部集成了异质结双极晶体管、负阻器件、变容二极管和集谐振器。这种宽带压控振荡器器有这体积小、相位噪声低、低功耗和宽调谐范围的优点，如图1.6[32]压控振荡器HMC586LP4B结构所示：图1.6压控振荡器HMC586LP4B结构图1.7HMC586LP4B调谐电压与输出频率关系图从图1.7[33]调谐电压与输出频率关系可看出，该芯片HMC586LP5E在＋５Ｖ供电的情况下，其调谐电压与输出频率关系。当调谐电压为+20Ｖ时，HMC586LP5E可输出该芯片最高频率8.5GHz。如图1.7所示，涵盖了本振源模块需要PLL输出的5.125~6.125GHz。当调谐电压范围在＋3Ｖ到＋8之间变换时，输出频率大小区间为4.8GHz到6.5GHz，且两者满足线性关系。图1.8HMC586LP4B单边带相位噪声曲线据图1.8[34]单边带相位噪声曲线可知，频偏10kHz时单边带调制相噪低至-75dBc/Hz，频偏100kHz时单边带调制相噪低至-100dBc/Hz，其相位噪声较为平滑，远端相位噪声相对较好。工作温度范围为-40℃~85℃，完全符合方案工作温度-40℃~80℃需要。综上分析可知，压控振荡器HMC586LP5E符合系统芯片选型需求。1.1.5倍频器倍频器，顾名思义就是把输入信号的频率扩大若干倍数的器件，一般是整数倍，在毫米波系统属于最常用的器件之一，在毫米波扩频中扮演着重要角色。本设计通过倍频方式可将质量较高的低频微波信号经过多次倍频获得毫米波频段的优质射频信号，这样既可以降低系统的主振频率，又能保证输出频率具备较高的稳定度，还可实现相对更低的相位噪声指标。倍频器通过利用二极管或晶体管等半导体器件的非线性特性使得输入正弦信号产生新的频率分量[35]。需要外部供电的三端口半导体器件常应用于低频电路中，利用有源三端口半导体器件所设计的倍频器具有变频增益。根据分析倍频器主要分成两大类，一种是有源倍频器，需要外部供电才能工作，优点是损耗低、隔离度比较高等[36]。另一种是无源倍频器，只要满足倍频器的频率和功率要求的信号输入它就会正常工作，缺点是损耗比较大。故选择有源倍频器。倍频器作为产生高频信号的主要器件，衡量其性能的技术参数主要有：波形纯度：倍频器所需频率功率与各次谐波频率之比。工作频率：在此工作频率内的信号通过倍频器，最终输出的信号能达到其技术指标。输出功率：倍频器在工作频带内输入一定频率的信号时，输出端的功率。倍频损耗：倍频损耗和滤波器、放大器等的插入损耗定义一样，其表达式见式1.1。 LmdB驱动功率：倍频器正常工作时所需要的最小基波能量。工作带宽：以输出功率为基础，当其功率下降3dB时的上下限频率之差。杂散抑制度：输入端的目标信号功率与输出端的杂散信号功率之比。驻波比：通过驻波比能直观的反映出输入输出端的匹配情况，理想情况下，我们希望所设计的电路驻波比能为１，这样就能保证信号无反射的传输，但是在实际的设计中无法达到这一点，结合实际情况，一般设计时要求驻波比不大于1.5。本振倍频链的方案设计框图如图1.9所示：HMCXXXHMCXXXHMCXXXK波段带通滤波器图1.9本振倍频链路图在选用倍频器时没有选择到合适四倍频器。综合考虑本方案选用两次二倍频器，第一次倍频选择了美国Hittite公司出品的一款采用MMIC技术的宽带二倍频器HMCXXX。芯片输入驱动信号功率为0~6dBm，功率增益为6dB，输出功率可达12dBm，此二倍频器的输出频率范围为8~22GHz，谐波抑制可达到20dBc供电为+5V@92mA。通过芯片资料可知当驱动功率为5dBm时，性能良好，能够广泛适用于汽车雷达、短距回路等。芯片的具体参数如图1.10所示。图1.10HMCXXX芯片主要指标第二次倍频器选择了美国Hittite公司出品的一款采用MMIC技术的宽带二倍频器HMCXXX。当输入驱动信号功率为5dBm时，此二倍频器的输出频率范围为13~24.6GHz，功率可达15dBm以上，谐波抑制25dBc,在本方案需要的20.5GHz、22.5GHz、24.5GHz、在输出频率范围内，指标供电为+5V@88mA。当驱动功率为5dBm时，芯片的电气指标如图1.11所示。图1.11HMCXXX芯片主要指标由于基波与首次倍频产生的三次谐波不在二次倍频工作范围内，又考虑到成本与空间大小的限制，一次与二次倍频间不加滤波器也可以实现。在二次倍频之后进行20.5~24.5频段内的滤波。在电路设计中要注意对芯片进行阻抗匹配，阻抗匹配对射频电路性能的优良有很大的影响。良好的匹配可以保证芯片发挥出最优良的性能，减小信号传输过程中的功率损耗，降低系统的噪声系数。倍频器芯片的电路版图如图1.14所示，在厚度为0.254mm的Rogers5880板材上，50欧姆微带线的宽度为0.7mm，在倍频器的信号输入和输出引脚做阻抗过渡，减小信号在传输过程中的功率损耗。射频芯片对电源供电质量要求较高，电源纹波会影响芯片工作的稳定性，使输出信号质量降低，对芯片的加电引脚焊接滤波电容，避免因电源供电质量不佳而影响到输出信号的质量。项目中选用的滤波电容分别为0.1μF和100pF，用0.1μF的大电容滤除纹波干扰，用100pF的小电容滤除高频干扰。1.4本振滤波器设计因为一个系统不可避免的在工作频段内会有杂波，而且为了精确的得到我们想要的频段的信号，几乎所有的微波接收机、发射机和微波试验装备都要求具有滤波器的功能。滤波器[37]顾名思义是可以过滤电磁波的器件，它可以滤除信号中我们所不需要的信号，得到一个所需要的频率信号。按通带滤波特性滤波器可以分为：最大平坦型（巴特沃斯型）滤波器、等波纹型（切比雪夫型）滤波器、线性和移型（贝塞尔型）滤波器等。巴特沃斯响应滤波器具有最平坦的响应特性，它的衰减曲线中没有任何波纹，没有起伏，然后慢慢在阻频带下降为零。巴特沃斯滤波器最常用于频率比较低的频段，特别适用于在工作频率范围内对带内平坦度要求较高的整个组件或者模块。切比雪夫滤波器是在通带上频率响应幅度等波纹的滤波器，它的幅频特性曲线是最接近理想滤波器的，但是在通带内的平坦度不如巴特沃斯滤波器。贝塞尔滤波器具有最平坦的幅度和相位响应，通带内相位响应几乎呈线性。经过上述理论分析，最终选择切比雪夫模型滤波器仿真。1.滤波器的技术指标滤波器的主要任务是滤除系统中的杂波信号，以保证系统的频谱纯度。其主要技术指标有：(1)插入损耗：引入滤波器后对输入信号引起的损耗，插入损耗定量的描述了功率响应幅度与0dB基准的差值，其数学表达式为：本振滤波器在式中 IL=10logPL表示的是滤波器向负载输出的功率，P(2)通带带宽：定义为通带内对应3dB衰减的上下边频频率差，具体数学表达式为： BW3dB=(3)回波损耗：端口信号输入功率与反射功率之比，以分贝数表示。(4)矩形系数：表示滤波器对频带外信号的抑制程度，带外抑制越大，选择性越好。带通滤波器的实现有多种方式：（a）波导腔体滤波器的插损小，带外抑制性好，但是输入和输出都要进行波导-微带转换，体积大，使用不方便。（b）微带平面滤波器结构紧凑，体积小便于微波电路集成，但是插损大。插损可以用放大器弥补，即使带外抑制度不够，还可以多个滤波器级联使用,在毫米波领域应用非常广泛。由于我们产品体积受限，我们优选微带端耦合结构来实现滤波器。根据指标要求，故方案在倍频器后面级联了一个通带为20.5~24.5GHz的带通滤波器，避免本振杂波对变频模块干扰。设计要求该滤波器中心频率为22.5GHz，带宽4GHz，在设计滤波器时并没考虑到高低温时滤波器的通带会有一定频偏，经过两次改版，故设计滤波器的通带时加大了±400MHz，由于基波与三次谐波频率距离通带较远，不必担心有杂散落在滤波器带内，本次设计利用HFSS仿真软件为基础进行仿真和优化，为了节省结构空间，采用了介电常数较高的Al2O3陶瓷基片，其介电常数为9.9，厚度为0.254mm，仿真结果如图1.12所示。图1.12滤波器仿真结果图仿真结果看出，很明显，一级的滤波器很难满足对杂散抑制的指标要求，通过两级滤波器级联应用，完全可以达到抑制指标要求。在设计时两级滤波器之间预留调试块，来改善两者之间的驻波。1.5指标分析对于锁相系统来说，主要的指标包括有：功率输出、相位噪声、跳频时间、杂散以及频率稳定度。频率稳定度与所采用的晶振有这一定关系。同时，本次设计为跳频本振源，下面讨论输出功率、相位噪声和杂散特性这三个关键性指标。1.5.1输出功率分析由前面对VCO芯片和倍频器芯片的介绍，VCO输出信号的典型功率为12.5dBm，经过SMA接头插损约为2dBm。而两款二倍频器在不同输入功率驱动下的输出信号功率如图1.10和图1.11芯片主要指标所示，可以看到在驱动功率10dBm时，在20.5~24.5GHz的范围内输出信号功率为15dBm以上，算上后续的滤波器插损和传输同轴线的损耗也应该在13dBm以上，完全满足了指要求。但值得注意的是输出频率20.5~24.5GHz内功率有一定的波动，后面的测试结果也体现了这一点。另外，二倍频器的在不同的温度环境下的输出功率平坦度±1dB以内。1.5.2相位噪声分析相位噪声是指