CMOS数字集成电路原理与分析 课件 第五章 CMOS反相器

CMOS数字集成电路原理与分析第五章CMOS反相器第四章

内容概述数字集成电路中互连线的作用互连线是贯穿芯片的“信号与能量传输网络”，其核心作用是连接芯片内所有数字元器件（晶体管、门电路、IP核等），实现功能协同与数据交互，是数字系统从“孤立器件”形成“完整功能电路”的关键纽带。随着数字集成电路集成度的提高，互连线层数不断提高，长度增长，寄生效应不可忽略互连线延迟模型互连线寄生电容长互连线驱动第5章CMOS反相器010204CMOS反相器的瞬态特性CMOS反相器的静态特性02要点内容CMOS反相器的结构要点内容03其他结构反相器要点内容要点内容015.1CMOS反相器的结构第5章CMOS反相器反相器基本概念VOUT=-VIN反相器的逻辑表达式反相器的电路符号反相器的逻辑真值表VINVOUT高电平（对应逻辑“1”）低电平（对应逻辑“0”）低电平（对应逻辑“0”）高电平（对应逻辑“1”）理想反相器的输入-输出转移特性5.1CMOS反相器的结构反相器基本概念反相器实际的输入-输出转移特性VOH:输出电平为逻辑”1”时的最大输出电压VOL:输出电平为逻辑”0”时的最小输出电压VIL:仍能维持输出为逻辑”1”的最大输入电压VIH:仍能维持输出为逻辑”0”的最小输入电压VM:逻辑阈值，输出等于输入时对应的输入电压VOH=VDD，VOL=0，VIL=VIH=VM=VDD/2理想反相器第5章CMOS反相器5.1CMOS反相器的结构CMOS反相器的电路结构第5章CMOS反相器反相器基本电路结构nMOS晶体管1.当VIN=0，对应逻辑“0”时；nMOS晶体管关断，输出端子VOUT与地呈现高阻状态，电源通过负载元件与输出相连。VOUT=VDD，逻辑“1”

2.当VIN=VDD，对应逻辑“1”时；nMOS晶体管导通，并提供电路工作电流。RloadRMOS-ONRMOS-ON<<Rload逻辑“0”

负载元件为电阻时：

（E/R反相器）负载元件为增强型MOS晶体管：（E/E反相器）负载元件为耗尽型MOS晶体管：（E/D反相器）输出低电平靠分压输入-输出特性与理想反相器偏离较大5.1CMOS反相器的结构CMOS反相器的电路结构第5章CMOS反相器为了使反相器的传输特性好在驱动管开关断开时，负载电阻相对于开关的电阻足够小在驱动管开关闭合时，负载电阻相对于开关的电阻足够大假设：有两种开关状态互补的开关，SW1高电平导通，SW2低电平导通。nMOS晶体管

高电平导通pMOS晶体管

低电平导通SW1SW2导通状态互补CMOS反相器5.1CMOS反相器的结构CMOS反相器的电路结构第5章CMOS反相器如果输入VIN为“1”，则nMOS晶体管导通，pMOS晶体管截止。如果输入VIN为“0”，则nMOS晶体管截止，pMOS晶体管导通。VOUT=VOH=VDDVOUT=VOL=0VOH=VDD,VOL=0VDD由PMOS和NMOS所组成的互补型电路叫做CMOSC：complementaryCMOS电路的特点：低功耗CMOS已成为现代集成电路特别是数字电路的主流输入稳定时总有一个截止5.2CMOS反相器的静态特性CMOS反相器的传输特性第5章CMOS反相器AB段：0<VIN<VTnnMOS截止，pMOS线性导通VOUT=VDDEF段：VDD+VTp<VIN<VDDpMOS截止，nMOS线性导通VOUT=0转移特性过渡阶段，输入-输出的变化？5.2CMOS反相器的静态特性CMOS反相器的传输特性第5章CMOS反相器BC段：VTn<VIN<VOUT+VTpnMOS饱和导通，pMOS线性导通nMOS晶体管开始导通，此时VOUT从VDD开始下降因为：假设：将VIN的上下限代入：VDD/2-VTp<VOUT<VDD5.2CMOS反相器的静态特性CMOS反相器的传输特性第5章CMOS反相器CD段：VOUT+VTp<VIN<VTn+VOUTnMOS饱和导通VDSn=VOUT>VGSn-VTn因为：对于nMOS：对于pMOS：VGSp=VIN-VDD，VDSp=VOUT-VDDVDSp<VGSp-VTp可得：pMOS饱和导通5.2CMOS反相器的静态特性CMOS反相器的传输特性第5章CMOS反相器DE段：VOUT+VTn<VIN<VDD+VTp因为：假设：将VIN的上下限代入：0<VOUT<VDD/2-VTnnMOS线性导通对于nMOS：VDSn<VGSn-VTnpMOS饱和导通对于pMOS：5.2CMOS反相器的静态特性CMOS反相器的传输特性第5章CMOS反相器晶体管截止区线性区饱和区pMOSVGSp>VTpVDD+VTp<VIN<VDDVGSp<VTpVIN<VDD+VTpVDSp>VGSp-VTpVIN<VOUT+VTpVGSp<VTpVIN<VDD+VTpVDSp>VGSp-VTpVIN>VOUT+VTpnMOSVGSp<VTnVIN<VTnVGSp>VTnVIN>VTnVDSn<VGSn-VTnVIN>VOUT+VTnVGSp>VTnVIN>VTnVDSn>VGSn-VTnVIN<VOUT+VTn5.2CMOS反相器的静态特性CMOS反相器的逻辑阈值第5章CMOS反相器反相器的输出电压VOUT与输入电压VIN相等时所对应的输入电压VIN的数值。逻辑阈值的定义nMOS晶体管和pMOS晶体管工作在饱和状态令：当：5.2CMOS反相器的静态特性CMOS反相器的逻辑阈值第5章CMOS反相器5.2CMOS反相器的静态特性CMOS反相器的有效高/低电平输入第5章CMOS反相器VOUT-VGS=VDD-VIN-VDS=VDD-VOUTVGS=VINVINVIL

和VIH的计算VIN=VILn管工作在饱和区，p管工作在线性区对VIN求导将代入VIN=VIL同理可得（1）（2）（1）和（2）联立可求得VIL同理可求得VIH例考虑一个具有如下参数的CMOS反相器电路：计算该反相器的VIL、VIH5.2CMOS反相器的静态特性CMOS反相器的有效高/低电平输入第5章CMOS反相器解:将题目给出的条件代入公式：2026/1/6当VIN=VIL时,nMOS管工作在饱和区,pMOS管工作在线性区则有:5.2CMOS反相器的静态特性CMOS反相器的有效高/低电平输入第5章CMOS反相器2026/1/6当VIN=VIH时,nMOS管工作在线性区,pMOS管工作在饱和区则有:5.2CMOS反相器的静态特性CMOS反相器的有效高/低电平输入第5章CMOS反相器2026/1/6当VIN=VIH时,nMOS管工作在线性区,pMOS管工作在饱和区则有:5.2CMOS反相器的静态特性CMOS反相器的有效高/低电平输入第5章CMOS反相器2026/1/6当VIN=VIH时,nMOS管工作在线性区,pMOS管工作在饱和区则有:5.2CMOS反相器的静态特性CMOS反相器的有效高/低电平输入第5章CMOS反相器2026/1/6VOHVOLVILVOHVIHVOL噪声最大允许电压噪声最小允许电压5.2CMOS反相器的静态特性CMOS反相器的噪声容限第5章CMOS反相器噪声干扰对数字信号传输的影响噪声干扰会造成信号传输错误2026/1/6有效低电平输出Vin输入低电平有效范围0VIL有效高电平输出Vout输入高电平有效范围VIHVDD过渡区VOHVOL噪声噪声幅值＋VOL<VIL噪声幅值<VIL-VOL高电平噪声噪声幅值＋VIH<VOH噪声幅值<VOH-VIH低电平NMH=VOH-VIHNMH=VOH-VIH高噪声容限低噪声容限5.2CMOS反相器的静态特性CMOS反相器的噪声容限第5章CMOS反相器低噪声容限NML的物理含义输入低电平信号在叠加噪声的情况下，仍能保证反相器稳定输出高电平的最大噪声电压容忍能力。高噪声容限NMH的物理含义输入高电平信号在叠加噪声的情况下，仍能保证反相器稳定输出低电平的最大噪声电压容忍能力。2026/1/6CMOS反相器传输特性与抗噪声能力的关系VO(V)VOHVOLVINVILVIHVO(V)VOHVOLVINVILVIHVO(V)VOHVOLVINVILVIH5.2CMOS反相器的静态特性CMOS反相器的噪声容限第5章CMOS反相器高低电平转换的过渡区越窄，抗噪声能力越强VIL和VIH关系式较为复杂，不能直接得出影响噪声容限的参数。比较简单的方法是对电压传输特性曲线逐段近似。g为过渡线斜率2026/1/6问题讨论：CMOS反相器逻辑阈值与噪声容限的关系5.2CMOS反相器的静态特性CMOS反相器的噪声容限第5章CMOS反相器这一特性在抗干扰设计中具有重要的应用价值当CMOS中的nMOS、pMOS中的沟道长度Ln=Lp时调整Wp/Wn，可改变电压传输特性曲线的过渡区位置，逻辑阈值随之变化Wp/Wn减小，电压传输特性曲线的过渡区位置左移，逻辑阈值减小Wp/Wn增大，电压传输特性曲线的过渡区位置右移，逻辑阈值增大低噪声容限减小，高噪声容限增大低噪声容限增大，高噪声容限减小2026/1/65.2CMOS反相器的静态特性CMOS反相器的噪声容限第5章CMOS反相器反相器输入信号从高振荡变低逻辑阈值为VM时的输出逻辑阈值为VM+时的输出反相器输入信号从低振荡变高逻辑阈值为VM时的输出逻辑阈值为VM-时的输出动态调整反相器的逻辑阈值，改善高、低噪声容限2026/1/65.3CMOS反相器的瞬态特性第5章CMOS反相器VINVOUT0VDD0？VINVDDVOUT不考虑时间，一个输入对应一个输出VDD/2tVDDVOUT考虑时间，输入信号输入后延迟一定时间后输出响应VDD/2Δt1Δt22026/1/65.3CMOS反相器的瞬态特性第5章CMOS反相器CMOS反相器的瞬态特性下降时间tf反相器的输出波形从高电平的90%下降至高电平的10%需要的时间。延迟时间tpd反相器的输入波形变化到高电平的50%至输出波形变化到高电平50%的需要的时间。上升时间tr反相器的输出波形从高电平的10%上升至高电平的90%需要的时间。2026/1/65.3CMOS反相器的瞬态特性第5章CMOS反相器CMOS反相器的上升与下降时间VIN=0，nMOS晶体管截止，负载电容CL

充电到VDD，VOUT=VDD,工作点为X1nMOS晶体管截止VIN从0阶跃变为VDD,nMOS饱和导通，工作点变化到X2，负载电容CL

以nMOS的饱和电流对地放电，VOUT开始下降至VGS-VT

，工作点变化到X3

。X1X2nMOS晶体管线性导通，负载电容CL

以nMOS晶体管的线性电流对地放电，VOUT继续下降至0,对应工作点X4

。X3X42026/1/65.3CMOS反相器的瞬态特性第5章CMOS反相器下降时间tf由下面两个时间间隔组成。1．电容电压VOUT从0.9VDD下降到VDD-VTn所需的时间tf1；2．电容电压VOUT从VDD-VTn下降到0.1VDD所需的时间tf2。VOUT从0.9VDD下降到VDD-VTn所需的时间tf2，nMOS饱和VOUT从（VDD-VTn）放电到0.1

VDD所需的时间tf2,nMOS线性导通假设下降时间只与nMOS相关CMOS反相器的上升与下降时间2026/1/65.3CMOS反相器的瞬态特性第5章CMOS反相器假设上升时间只与pMOS相关CMOS反相器的上升与下降时间上升时间由于mn

=2mp，当CMOS反相器中nMOS的尺寸和pMOS的尺寸相同时tr<tf为了上升时间和下降时间近似相等若：Lp=Ln2026/1/65.3CMOS反相器的瞬态特性第5章CMOS反相器CMOS反相器的延迟时间延迟时间是由VOUT从VDD下降到VDD-VTn所需的时间td1及VOUT从（VDD-VTn）下降到0.5VDD所需的时间td2决定的。t1时间段，nMOS工作在饱和区同理：2026/1/65.3CMOS反相器的瞬态特性第5章CMOS反相器CMOS反相器的延迟时间不同尺寸CMOS反相器的延迟时间瞬态特性2026/1/65.3CMOS反相器的瞬态特性第5章CMOS反相器CMOS反相器的延迟时间CMOS反相器的延迟时间的测量奇数个反相器环接构成环形振荡器n个反相器环接，反相器的振荡频率5.4其他反相器三态反相器

三态反相器真值表VINENVOUT00110001Z(高阻)11Z(高阻)典型应用2026/1/6第5章CMOS反相器5.4其他反相器第5章CMOS反相器迟滞反相器标准逻辑阈值低逻辑阈值高逻辑阈值5.4其他反相器第5章CMOS反相器迟滞反相器VIN=0“1”VDDVIN：0→1，VOUT：1→0Mn1的导通条件：VIN-VX