《数字电路的分析与实践》课件-4.3主从和边沿触发器的认知与应用_第1页
《数字电路的分析与实践》课件-4.3主从和边沿触发器的认知与应用_第2页
《数字电路的分析与实践》课件-4.3主从和边沿触发器的认知与应用_第3页
《数字电路的分析与实践》课件-4.3主从和边沿触发器的认知与应用_第4页
《数字电路的分析与实践》课件-4.3主从和边沿触发器的认知与应用_第5页
已阅读5页，还剩10页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

任务4.3主从和边沿触发器的认知与应用主从触发器边沿触发器目录一、主从触发器主从触发器由两个电位触发方式的时钟控制触发器级联而成，分别称为主触发器和从触发器。主触发器的输出是从触发器的输入，分别受互补的时钟脉冲控制，CP=1时，主触发器先接受信号，CP下降沿到来时，从触发器根据主触发器状态而改变。概念一、主从触发器它是由两个同步RS触发器和一个非门构成。其中，门G5～G9构成主触发器，门G1～G4构成从触发器。CP信号直接加到主触发器，同时经过非门后加到从触发器，使两触发器分别工作在不同的时刻受到触发。1.主从RS触发器一、主从触发器1.主从RS触发器①当CP＝1时,从触发器被封锁，保持原状态不变。主触发器工作，接收R和S端的输入信号。②CP下降沿到达时,从触发器根据主触发器的状态翻转，所以每个CP周期，输出状态只可能改变一次。一、主从触发器2.主从JK触发器主从RS触发器虽然克服了空翻现象，但它的R、S之间仍然存在约束条件，有禁用状态。对主从RS触发器稍作改进，在主从RS触发器的电路结构中再增加两根连线，将Q引入到门G8的输入，引入到门G7的输入。就得到主从JK触发器。一、主从触发器2.主从JK触发器分两步：第一步CP=1时，主触发器接收信号，从触发器保持；第二步CP下降沿到达，从触发器按主触发器状态翻转。Q=0时，只允许J=1的信号进入主触发器Q=1时，只允许K=1的信号进入主触发器二、边沿触发器概念边沿触发器是主从触发器的改进形式，它只在时钟脉冲CP的上升沿或下降沿时刻接收输入信号，而在CP=1或CP=0的期间，输入信号的变化对触发器的状态无影响，电路状态保持前一时刻状态不变。提高了触发器的可靠性和抗干扰能力，更没有空翻现象。其中，利用CP上升沿触发的称为正边沿触发器；利用CP下降沿触发的称为负边沿触发器。二、边沿触发器1.边沿JK触发器CP端加“^”，边沿触发外加“⭕”，下降沿触发J、K为信号输入端二、边沿触发器1.边沿JK触发器(1)CP=0时，触发器状态不变。(2)CP由0变1时，触发器状态不变。(3)CP由1变0时，触发器状态变化。二、边沿触发器1.边沿JK触发器特性方程边沿JK触发器简化特性表（CP下降沿时刻有效）（CP下降沿有效）（CP非下降沿的其他时刻）二、边沿触发器2.边沿D触发器边沿D触发器又称维持阻塞触发器，它是利用逻辑电路内部的维持、阻塞线所产生的维持状态和阻塞干扰作用来进行触发的，有较强的抗干扰能力。边沿D触发器逻辑符号边沿D触发器简化特性表边沿D触发器的特性方程（CP上升沿有效）（CP非上升沿的其他时刻）二、边沿触发器2.边沿D触发器已知D和CP波形，触发器是上升沿触发方式，仅在CP的上升沿时刻接收信息并锁存于内部。所以D触发器的新状态仅取决于CP上升沿前瞬时的D信号。边沿D触发器Q时序图小结主触发器的输出是从触发器的输入，分别受互补的时钟脉冲控制，CP=1时，主触发器先接受信号，CP下降沿到来时，从触发器根据主触发器状态而改变

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论