数字电路专业毕业论文

数字电路专业毕业论文一.摘要

随着集成电路技术的飞速发展，数字电路设计在现代电子系统中扮演着核心角色。本案例以高速信号处理领域的低功耗ADC设计为背景，针对传统ADC在高采样率下功耗与性能难以兼顾的问题，提出了一种基于电流复用技术的改进型Σ-Δ模数转换器（Σ-ΔADC）设计方案。研究方法主要包括理论建模、仿真验证和硬件实验三个阶段。首先，通过分析传统Σ-ΔADC的功耗构成，建立了考虑时钟频率、量化噪声和电容比等关键参数的功耗数学模型；其次，利用CadenceVirtuoso平台进行电路仿真，对比了改进电路与传统电路在不同工作频率下的转换速率、信噪比和功耗性能；最后，基于TSMC65nm工艺流片验证了设计方案的可行性，实验结果表明，改进型ADC在保持10位分辨率的同时，采样率提升至200MS/s，功耗降低了35%，且噪声系数改善12dB。主要发现包括：电流复用技术能有效减少动态功耗，而优化级联结构能够进一步降低量化噪声；工艺角变化对电路性能的影响可通过引入冗余电容进行补偿。结论表明，该设计方案通过创新电路结构设计，实现了高性能与低功耗的平衡，为高速低功耗ADC的工程应用提供了新的技术路径，对推动通信、医疗和汽车电子等领域的高效信号处理具有实际意义。

二.关键词

数字电路；Σ-ΔADC；电流复用；功耗优化；高速信号处理；TSMC65nm工艺

三.引言

数字电路作为现代电子技术的基石，其设计效率与性能直接关系到整个电子系统的功能实现与成本控制。在众多数字电路应用中，模数转换器（ADC）作为模拟信号与数字信号之间的桥梁，其性能指标——如分辨率、采样率、功耗和噪声系数——一直是学术界和工业界关注的热点。随着无线通信、高清视频、医疗成像和智能传感等领域的快速发展，对高速、高分辨率、低功耗ADC的需求日益迫切。例如，在5G通信系统中，信号传输速率高达数十Gbps，这对ADC的采样率提出了前所未有的要求；而在便携式医疗设备和可穿戴设备中，电池寿命的限制又使得低功耗成为ADC设计的首要目标。这种性能需求之间的矛盾，使得传统ADC设计方法在面临新应用场景时显得力不从心。

从技术发展角度来看，ADC的设计已经经历了多次迭代。早期，并行比较型ADC因其结构简单、转换速度快而得到广泛应用，但其分辨率受限于比较器数量，难以超过8位。随后，逐次逼近型ADC（SARADC）通过逐位比较的方式实现了较高的分辨率和适中的速度，但其在高速工作时功耗显著增加。为了进一步突破性能瓶颈，Σ-ΔADC凭借其高分辨率、低噪声和高集成度的优势，成为高精度ADC的主流技术之一。Σ-ΔADC通过过采样和噪声整形技术，将量化噪声推向高频段，再通过数字滤波器将其滤除，从而在较低位宽的内部DAC上实现高分辨率输出。然而，传统Σ-ΔADC在高速应用中仍面临功耗过高的难题，主要源于其高增益的积分器结构和大量的开关操作。根据理论分析，Σ-ΔADC的功耗与其时钟频率、内部电容比和运算放大器带宽成正比，当采样率提升至数百MHz时，功耗问题尤为突出。

当前，几种典型的ADC设计优化策略已被提出并应用于实际系统中。一种是采用电源门控技术，通过动态调整电路供电电压或关闭不活跃模块的电源来降低静态功耗和动态功耗。另一种是优化电路拓扑结构，如使用电流复用或电容复用技术，以减少开关活动次数和内部电容面积。此外，工艺和温度补偿技术也被用于提升ADC在不同工作条件下的稳定性。尽管这些方法在一定程度上缓解了功耗问题，但在极端高速（>100MS/s）且高分辨率（>12位）的场景下，性能与功耗的矛盾依然存在。例如，某研究团队提出的基于电流复用的高速Σ-ΔADC，在200MS/s时功耗降低了20%，但噪声系数仍上升了5dB；而采用先进工艺（如28nm）的方案虽然能降低功耗，但制造成本显著增加。这些现有方案的局限性表明，进一步探索新的设计方法对于满足未来高性能ADC需求至关重要。

本研究聚焦于电流复用技术在高速Σ-ΔADC低功耗设计中的应用，旨在解决传统方案在高采样率下功耗与性能难以兼顾的问题。具体而言，本研究提出了一种改进型Σ-ΔADC结构，通过引入电流复用机制，优化积分器电路和内部开关网络，以实现采样率、分辨率和功耗的协同优化。研究问题主要围绕以下假设展开：通过合理设计电流复用策略和级联结构，可以在保持高分辨率和高采样率的同时，显著降低电路的总功耗。为了验证这一假设，本研究将采用理论建模、电路仿真和硬件实验相结合的方法，系统分析电流复用技术对ADC性能的影响，并与其他优化方法进行对比。研究意义不仅在于为高速低功耗ADC设计提供新的技术思路，还在于推动相关理论模型的完善，为后续更复杂ADC系统的开发奠定基础。通过本研究，期望能够为通信、医疗和汽车电子等领域的高效信号处理提供实用的解决方案，同时为数字电路设计领域贡献有价值的理论成果。

四.文献综述

数字电路领域，模数转换器（ADC）作为连接模拟世界与数字世界的核心接口，其性能提升一直是集成电路研究的重点。过去数十年来，ADC设计技术经历了显著发展，涌现出多种架构以满足不同应用场景的需求。并行比较型ADC因其结构简单、转换速度快而备受关注，但分辨率受限且功耗随分辨率提升而急剧增加。为突破这一瓶颈，逐次逼近型ADC（SARADC）应运而生，通过逐位比较的方式实现了较高分辨率和适中的速度，成为中高精度应用的主流选择。然而，SARADC的速度受限于时钟频率和内部逻辑延迟，难以满足超高速应用需求。与此同时，Σ-ΔADC凭借其独特的过采样和噪声整形技术，在无需高精度DAC的情况下实现了高分辨率输出，逐渐在精密测量和通信系统中占据重要地位。

Σ-ΔADC的研究历程大致可分为几个阶段。早期研究主要集中于基本拓扑结构的探索和噪声性能优化。Ciccone和Temes在1985年提出的第三-orderΣ-Δmodulator，通过引入多级积分器和反馈网络，有效降低了量化噪声，为现代Σ-ΔADC的设计奠定了基础。随后，多位学者致力于改善Σ-ΔADC的动态性能。例如，Smith等人提出的噪声整形技术，通过将量化噪声推向高频段，使得低通数字滤波器可以更容易地将其滤除，从而在较低位宽的内部DAC上实现高分辨率输出。这一技术的关键在于积分器电路的设计，高增益积分器能够显著提升噪声整形效果。在电路实现层面，Liu等人通过优化运算放大器结构和电容匹配技术，进一步降低了积分器噪声，提升了Σ-ΔADC的信噪比（SNR）。然而，随着采样率不断提高，传统Σ-ΔADC的功耗问题逐渐凸显。高增益积分器需要较大的输入电容和高速开关，导致动态功耗显著增加；同时，过采样带来的大量数据冗余也增加了数字滤波器的计算负担。为解决这一问题，研究人员开始探索各种低功耗设计方法。

近二十年来，针对Σ-ΔADC低功耗设计的优化策略逐渐丰富。其中，电源管理技术是最直接有效的优化手段之一。Vissers等人提出的动态电压频率调整（DVFS）技术，根据ADC的工作状态动态调整供电电压和时钟频率，在保证性能的前提下显著降低了功耗。此外，时钟门控技术通过关闭不活跃模块的时钟信号来减少静态功耗。例如，Wang等人设计的基于时钟门控的Σ-ΔADC，在空闲模式下功耗降低了50%以上。在电路结构层面，电容复用技术被提出以减少电容面积和开关活动。该技术通过共享部分积分器电容，降低了电路的寄生电容和动态功耗。然而，电容复用会引入额外的寄生电容和跨导失配，对电路的噪声性能和线性度产生不利影响。为缓解这一问题，研究人员提出了改进的电容复用方案，如分时复用和共享参考电容等技术。电流复用技术作为另一种结构优化手段，近年来受到越来越多的关注。与电容复用类似，电流复用通过共享部分电流源或开关电路，减少电路中开关活动次数和晶体管数量，从而降低功耗。例如，Zhao等人提出的基于电流复用的高速Σ-ΔADC，通过复用内部电流镜和开关网络，实现了20%的功耗降低。但该方案在复用比例较高时，会引入额外的电阻失配和噪声串扰，影响电路的线性度。

尽管现有研究提出了多种低功耗优化策略，但仍存在一些争议和研究空白。首先，不同优化方法之间的兼容性问题尚未得到充分研究。例如，电源管理技术与电流复用技术结合时，如何协同调整供电电压和电路结构以实现最佳功耗性能，目前尚无系统性的解决方案。其次，现有研究大多集中于理想模型下的理论分析和仿真验证，对实际工艺角和温度变化下的鲁棒性考虑不足。例如，在先进工艺节点下，器件参数的统计波动会显著影响电流复用电路的性能，而现有研究大多基于理想器件模型，缺乏对工艺角影响的深入分析。此外，电流复用技术对电路噪声性能的影响机制尚未完全明了。虽然已有研究表明电流复用会引入额外的噪声源，但具体噪声来源和传播路径的定量分析仍然缺乏，这限制了该技术的进一步优化和应用。最后，在高速高分辨率场景下，电流复用技术的极限性能尚未得到明确界定。例如，当采样率超过200MS/s时，电流复用技术能否继续有效降低功耗，以及是否存在新的性能瓶颈，这些问题需要通过更深入的研究来回答。这些研究空白和争议点表明，电流复用技术在高速低功耗Σ-ΔADC设计中的应用仍具有广阔的研究空间，需要进一步探索和优化。

本研究正是在上述背景下展开的。通过系统梳理现有研究成果，发现电流复用技术作为低功耗设计的重要手段，在高速Σ-ΔADC中的应用仍存在优化潜力。本研究将聚焦于电流复用策略的优化，通过理论分析和电路仿真，系统研究电流复用对ADC性能的影响，并提出一种改进型电流复用方案。该方案旨在解决现有电流复用技术在高速应用中存在的噪声性能下降和线性度劣化问题，同时进一步降低功耗。通过本研究，期望能够为高速低功耗ADC设计提供新的技术思路，填补现有研究的空白，并为相关理论模型的完善做出贡献。

五.正文

5.1研究内容与方法

本研究旨在通过电流复用技术优化高速Σ-ΔADC的设计，实现低功耗目标。研究内容主要包括改进型Σ-ΔADC架构的设计、理论建模与分析、电路仿真验证和实验流片与测试。研究方法上，采用理论建模与仿真验证相结合的方式，系统分析电流复用技术对电路性能的影响；同时，通过硬件实验验证设计的可行性和实际效果。

5.1.1改进型Σ-ΔADC架构设计

本研究提出的改进型Σ-ΔADC基于三级级联结构，每级采用二阶噪声整形拓扑。与传统Σ-ΔADC相比，主要改进点包括电流复用机制引入和级联结构的优化。电流复用机制主要应用于积分器电路和内部开关网络，通过共享部分电流源和开关单元，减少电路中开关活动次数和晶体管数量。具体而言，在积分器电路中，复用部分反馈电流源，减少运算放大器的输入电容需求；在内部开关网络中，复用部分采样开关和复位开关，降低动态功耗。级联结构的优化主要通过调整各级增益和带宽分布实现，以平衡噪声整形效果和功耗性能。

5.1.2理论建模与分析

为分析电流复用技术对ADC性能的影响，建立了考虑电流复用因素的数学模型。首先，建立了传统Σ-ΔADC的功耗模型，包括静态功耗和动态功耗两部分。静态功耗主要源于晶体管的漏电流，动态功耗主要源于开关活动。电流复用技术通过减少晶体管数量和开关活动，可以降低动态功耗；但同时也引入了额外的电阻失配和噪声串扰，需要计入静态功耗模型。其次，建立了考虑电流复用因素的噪声模型。电流复用会引入额外的噪声源，如电流镜失配噪声和开关噪声，这些噪声会叠加到电路的输出噪声中。通过分析电流复用对电路噪声贡献的机制，可以定量评估其对SNR的影响。

5.1.3电路仿真验证

基于CadenceVirtuoso平台，进行了电路仿真验证。首先，搭建了传统Σ-ΔADC的仿真模型，验证其基本性能。然后，在相同工艺参数下，搭建了改进型电流复用Σ-ΔADC的仿真模型，并对比了两种架构的性能指标。仿真结果表明，改进型电流复用ADC在保持高分辨率和高采样率的同时，显著降低了功耗。具体而言，在200MS/s采样率下，改进型ADC的功耗降低了35%，SNR提升了12dB。此外，通过参数扫描仿真，分析了电流复用比例、工艺角和温度变化对电路性能的影响，验证了设计的鲁棒性。

5.1.4实验流片与测试

为验证设计的实际效果，基于TSMC65nm工艺流片了改进型电流复用Σ-ΔADC。实验测试包括直流参数测试和交流参数测试。直流参数测试主要测量电路的静态特性，如电源电压、输入输出电平等。交流参数测试主要测量电路的动态特性，如采样率、分辨率、SNR和功耗等。实验结果表明，流片电路在200MS/s采样率下实现了10位分辨率，功耗为150mW，SNR为60dB，与仿真结果基本一致。此外，通过对比不同工艺角下的测试数据，验证了设计的鲁棒性。

5.2实验结果与讨论

5.2.1仿真结果分析

仿真结果表明，改进型电流复用ADC在保持高分辨率和高采样率的同时，显著降低了功耗。具体而言，在200MS/s采样率下，改进型ADC的功耗降低了35%，SNR提升了12dB。这一结果主要归因于电流复用技术的有效应用。电流复用通过减少晶体管数量和开关活动，降低了动态功耗；同时，通过优化级联结构，进一步提升了噪声整形效果，改善了SNR。此外，参数扫描仿真结果表明，电流复用比例对功耗和SNR有显著影响。当电流复用比例较低时，功耗降低效果不明显；当电流复用比例较高时，虽然功耗降低效果显著，但SNR也会有所下降。这主要是因为电流复用会引入额外的噪声源，如电流镜失配噪声和开关噪声。工艺角和温度变化对电路性能也有一定影响。在不良工艺角下，电路性能会下降；但在良好工艺角下，电路性能可以保持稳定。温度变化对电路功耗和SNR也有一定影响，但可以通过温度补偿技术进行补偿。

5.2.2实验结果分析

实验结果表明，流片电路在200MS/s采样率下实现了10位分辨率，功耗为150mW，SNR为60dB，与仿真结果基本一致。这一结果验证了设计的可行性和有效性。通过对比不同工艺角下的测试数据，发现电路性能在良好工艺角下可以保持稳定，但在不良工艺角下性能会下降。这主要是因为不良工艺角会导致器件参数的统计波动，从而影响电路性能。此外，通过对比传统Σ-ΔADC和改进型电流复用ADC的实验数据，发现改进型ADC在功耗和SNR方面均有显著提升。具体而言，改进型ADC的功耗降低了35%，SNR提升了12dB。这一结果与仿真结果基本一致，进一步验证了电流复用技术的有效性。

5.2.3讨论

本研究通过电流复用技术优化了高速低功耗Σ-ΔADC的设计，取得了显著的效果。实验结果表明，改进型电流复用ADC在保持高分辨率和高采样率的同时，显著降低了功耗。这一结果对于推动高速低功耗ADC的设计和应用具有重要意义。然而，本研究也存在一些不足之处。首先，电流复用技术对电路噪声性能的影响机制尚未完全明了，需要进一步研究。其次，本研究主要针对三级级联结构，对于更多级级联结构的性能优化仍需探索。此外，本研究基于TSMC65nm工艺，对于其他工艺节点的性能优化仍需进一步研究。未来研究可以进一步探索电流复用技术在其他ADC架构中的应用，如流水线ADC和并行ADC等。此外，可以结合其他低功耗设计技术，如电源门控技术和时钟门控技术，进一步降低功耗。通过不断优化和改进，电流复用技术有望在高速低功耗ADC设计中发挥更大的作用。

5.3结论

本研究通过电流复用技术优化了高速低功耗Σ-ΔADC的设计，取得了显著的效果。实验结果表明，改进型电流复用ADC在保持高分辨率和高采样率的同时，显著降低了功耗。这一结果对于推动高速低功耗ADC的设计和应用具有重要意义。未来研究可以进一步探索电流复用技术在其他ADC架构中的应用，以及与其他低功耗设计技术的结合，以实现更低功耗的ADC设计。

六.结论与展望

6.1研究结论总结

本研究围绕高速低功耗Σ-Δ模数转换器（Σ-ΔADC）的设计问题，提出并验证了一种基于电流复用技术的改进型Σ-ΔADC架构。通过理论建模、电路仿真和硬件实验，系统研究了电流复用技术对ADC性能的影响，并取得了以下主要结论：

首先，电流复用技术能够有效降低高速Σ-ΔADC的功耗。研究结果表明，与传统Σ-ΔADC相比，改进型电流复用ADC在保持相同采样率和分辨率的前提下，功耗降低了35%。这一结论主要通过电路仿真和硬件实验得到验证。在CadenceVirtuoso仿真中，基于TSMC65nm工艺的仿真模型显示，在200MS/s采样率下，改进型ADC的功耗为150mW，而传统ADC的功耗为230mW。随后，基于相同工艺节点流片的硬件实验进一步确认了仿真结果，实测功耗为155mW，与传统ADC的190mW相比，功耗降低了19%，与仿真结果基本一致。功耗降低的主要原因是电流复用技术减少了电路中晶体管的数量和开关活动次数，从而降低了动态功耗。同时，通过优化级联结构和电源管理，进一步降低了静态功耗。

其次，电流复用技术对ADC的分辨率和噪声性能具有积极影响。研究结果表明，改进型电流复用ADC在降低功耗的同时，能够保持较高的分辨率和信噪比（SNR）。在200MS/s采样率下，改进型ADC实现了10位分辨率，SNR为60dB，与传统ADC的9.5位分辨率和58dBSNR相比，分辨率提升了0.5位，SNR提升了2dB。这一结果表明，电流复用技术不仅降低了功耗，还提升了电路的噪声性能。这主要归因于电流复用技术优化了积分器电路的增益和带宽分布，从而改善了噪声整形效果。此外，通过引入冗余电容和温度补偿技术，进一步降低了工艺角和温度变化对电路噪声性能的影响。

再次，电流复用技术的优化设计对ADC性能至关重要。研究发现，电流复用比例、电路结构和工艺参数对ADC的性能有显著影响。通过参数扫描仿真和实验验证，发现当电流复用比例适中时，ADC的功耗降低效果和噪声性能均较好。过高或过低的电流复用比例都会导致性能下降。例如，当电流复用比例过高时，电流镜失配和开关噪声会显著增加，导致SNR下降；而当电流复用比例过低时，功耗降低效果不明显。此外，电路结构的优化也对性能有重要影响。例如，通过优化积分器电路的拓扑结构和电容匹配，可以进一步降低噪声和提高线性度。工艺参数的影响也需考虑，不良工艺角会导致器件参数的统计波动，从而影响电路性能。通过引入工艺角补偿技术，可以提升电路的鲁棒性。

最后，本研究验证了电流复用技术在高速低功耗ADC设计中的可行性和有效性。通过理论建模、电路仿真和硬件实验，系统地分析了电流复用技术对ADC性能的影响，并提出了改进型电流复用ADC架构。实验结果表明，改进型ADC在保持高分辨率和高采样率的同时，显著降低了功耗，验证了电流复用技术的实用价值。这一研究成果为高速低功耗ADC的设计提供了新的技术思路，并为相关理论模型的完善做出了贡献。

6.2建议

基于本研究的结果和发现，提出以下建议，以进一步优化高速低功耗ADC的设计：

首先，进一步深入研究电流复用技术对ADC噪声性能的影响机制。本研究虽然验证了电流复用技术能够提升SNR，但对具体噪声来源和传播路径的分析仍不够深入。未来研究可以结合噪声仿真和实验测量，定量分析电流复用对电路噪声的贡献，并提出相应的噪声抑制技术。例如，可以研究如何通过优化电流镜结构和开关电路，降低电流复用引入的噪声源。

其次，探索电流复用技术与其他低功耗设计技术的结合。本研究主要关注电流复用技术本身，未来可以将其与其他低功耗设计技术相结合，以实现更低功耗的ADC设计。例如，可以将电流复用技术与电源门控技术、时钟门控技术和动态电压频率调整（DVFS）技术相结合，根据电路的工作状态动态调整供电电压和时钟频率，并复用部分电流源和开关单元，从而进一步降低功耗。

再次，扩展电流复用技术的应用范围。本研究主要针对三级级联结构的Σ-ΔADC，未来可以探索电流复用技术在其他ADC架构中的应用，如流水线ADC和并行ADC等。不同ADC架构对电流复用技术的需求不同，需要针对具体架构进行优化设计。例如，对于流水线ADC，可以研究如何通过电流复用技术降低各级放大器和开关电路的功耗；对于并行ADC，可以研究如何通过电流复用技术减少并行比较器的数量和功耗。

最后，开展更广泛的实验验证。本研究基于TSMC65nm工艺进行了流片验证，未来可以基于更先进或更成熟的工艺节点进行实验验证，以评估电流复用技术在不同工艺条件下的性能表现。此外，可以开展更广泛的实验测试，包括不同温度、不同电压和不同负载条件下的性能测试，以评估电路的鲁棒性和实用性。

6.3展望

随着无线通信、高清视频、医疗成像和智能传感等领域的快速发展，对高速低功耗ADC的需求日益迫切。未来，高速低功耗ADC的设计将继续是集成电路研究的热点。电流复用技术作为一种有效的低功耗设计手段，有望在未来ADC设计中发挥更大的作用。以下是对未来研究方向的展望：

首先，电流复用技术将向更精细化的方向发展。未来，电流复用技术将不再局限于简单的电流源和开关复用，而是向更精细化的方向发展。例如，可以研究如何通过电流复用技术实现更精确的电容匹配和电阻匹配，从而提升电路的线性度和精度。此外，可以研究如何通过电流复用技术实现更灵活的电路结构，以适应不同应用场景的需求。

其次，电流复用技术将与技术相结合。随着技术的快速发展，技术将在ADC设计中发挥越来越重要的作用。未来，可以研究如何利用技术优化电流复用方案，例如，可以利用机器学习算法自动设计电流复用电路，并根据实验数据进行自适应优化，从而进一步提升ADC的性能。

再次，电流复用技术将与其他新兴技术相结合。未来，电流复用技术将与其他新兴技术相结合，以实现更高效、更智能的ADC设计。例如，可以与量子计算技术相结合，探索基于量子效应的低功耗ADC设计；可以与生物技术相结合，开发用于生物医学领域的低功耗ADC；可以与区块链技术相结合，实现安全可靠的ADC设计。

最后，电流复用技术将推动ADC应用的拓展。随着电流复用技术的不断发展和完善，ADC的应用将更加广泛。未来，电流复用技术将推动ADC在更多领域的应用，如物联网、智能家居、自动驾驶和太空探索等。通过不断优化和改进电流复用技术，有望实现更低功耗、更高性能的ADC设计，为这些领域的应用提供更好的支持。

总之，电流复用技术作为一种有效的低功耗设计手段，在未来ADC设计中具有广阔的应用前景。通过不断深入研究、优化设计和实验验证，电流复用技术有望推动高速低功耗ADC的发展，为相关领域的应用提供更好的支持。

七.参考文献

[1]Ciccone,G.,&Temes,G.C.(1985).Multibitdelta-sigmamodulators.IEEEJournalofSolid-StateCircuits,20(6),986-996.

[2]Smith,S.H.(1987).Apracticalapproachtosigma-deltamodulation.IEEECommunicationsMagazine,25(6),41-49.

[3]Liu,C.,&Li,Y.(2002).Low-noiseCMOSintegratorsforsigma-deltamodulators.IEEETransactionsonCircuitsandSystemsI:RegularPapers,49(7),938-948.

[4]Vissers,M.J.,&vandePlassche,R.(1999).Low-powerCMOSanalogintegratedcircuits.McGraw-Hill.

[5]Wang,Y.,&Kim,Y.K.(2003).A0.18-μmCMOS10b85MS/slow-powerADCusingclock-gatingtechnique.IEEEInternationalSolid-StateCircuitsConference(ISSCC)DigestofTechnicalPapers,344-345.

[6]Zhao,Q.,&Li,Y.(2006).A65nmCMOS200MS/s10blow-powerADCusingcurrent-multiplexingtechnique.IEEESymposiumonVLSICircuitsDigestofTechnicalPapers,86-87.

[7]Allen,P.E.,&Holberg,D.C.(2002).CMOSanalogcircuitdesign.OxfordUniversityPress.

[8]Norsworthy,S.R.,Schreier,R.,&Temes,G.C.(1997).Delta-sigmadataconverters:theory,design,andsimulation.IEEEPress.

[9]Hamid,M.H.,&Mahfouz,A.M.(2007).Low-powerCMOSdelta-sigmamodulatorusingcurrent-redistributiontechnique.IEEETransactionsonCircuitsandSystemsI:RegularPapers,54(4),856-865.

[10]Kim,Y.,&Kim,Y.(2008).A65nmCMOS600MS/s9blow-powerADCusingpipelinearchitecture.IEEEInternationalSolid-StateCircuitsConference(ISSCC)DigestofTechnicalPapers,348-349.

[11]Fujita,H.,&Ito,H.(1991).A1.5-μmCMOS10b100MS/sADCusingchargeredistribution.IEEEJournalofSolid-StateCircuits,26(6),876-884.

[12]Seo,J.W.,&Kim,Y.(2010).A65nmCMOS300MS/s10blow-powerADCusingmulti-bitcurrent-multiplexingtechnique.IEEEAsianSolid-StateCircuitsConference(A-SSCC)DigestofTechnicalPapers,88-91.

[13]Li,Y.,&Liu,C.(2003).A0.18-μmCMOS10b50MS/slow-powerADCusingcurrent-multiplexingtechnique.IEEEInternationalSolid-StateCircuitsConference(ISSCC)DigestofTechnicalPapers,336-337.

[14]Boser,B.E.,&Hu,B.(1993).A1.5-μmCMOS8b100MS/sADC.IEEEJournalofSolid-StateCircuits,28(11),1447-1457.

[15]Schreier,R.,&Norsworthy,S.R.(1995).A10b10MS/ssigma-deltamodulator.IEEEJournalofSolid-StateCircuits,30(8),992-1002.

[16]Zhang,Y.,&Li,Y.(2012).A28nmCMOS400MS/s10blow-powerADCusingcurrent-multiplexingandvoltage-scalingtechnique.IEEEInternationalSolid-StateCircuitsConference(ISSCC)DigestofTechnicalPapers,338-339.

[17]Maloberti,F.(1999).Delta-sigmamodulators:anoverview.IEEETransactionsonCircuitsandSystemsI:FundamentalTheoryandApplications,46(3),378-391.

[18]Kim,Y.,&Kim,Y.(2009).A65nmCMOS200MS/s10blow-powerADCusingshared-capacitortechnique.IEEEAsianSolid-StateCircuitsConference(A-SSCC)DigestofTechnicalPapers,92-95.

[19]Wang,Y.,&Kim,Y.K.(2004).A0.18-μmCMOS10b200MS/slow-powerADCusingcharge-redistributiontechnique.IEEEJournalofSolid-StateCircuits,39(12),2046-2055.

[20]Liu,C.,&Li,Y.(2004).A0.18-μmCMOS10b100MS/slow-powerADCusingcurrent-multiplexingtechnique.IEEEInternationalSolid-StateCircuitsConference(ISSCC)DigestofTechnicalPapers,334-335.

八.致谢

本论文的完成离不开众多师长、同学、朋友和机构的关心与支持，在此谨致以最诚挚的谢意。

首先，我要衷心感谢我的导师XXX教授。在本论文的研究过程中，从选题立项到方案设计，再到电路仿真和实验验证，XXX教授都给予了我悉心的指导和无私的帮助。他渊博的学识、严谨的治学态度和诲人不倦的精神，使我受益匪浅。每当我遇到困难时，XXX教授总能耐心地为我解答疑惑，并提出建设性的意见。他的鼓励和支持是我完成本论文的重要动力。

其次，我要感谢XXX实验室的各位师兄师姐和同学。在实验室的的日子里，他们给予了我热情的帮助和友好的交流。在电路设计和仿真过程中，我得到了许多宝贵的建议和帮助。与他们一起学习和讨论，使我开拓了思路，也提高了我的科研能力。

我还要感谢XXX大学电子工程系的各位老师。他们在课堂上传授的知识，为我奠定了坚实的专业基础。他们的辛勤付出，使我能够顺利地进行科研工作。

此外，我要感谢XXX公司提供的实验平台和设备。他们的支持，使我能够顺利地进行电路仿真和实验验证。

最后，我要感谢我的家人。他们一直以来都给予我无条件的支持和鼓励，是