《半导体器件》-第9章

9.1概述9.1.1时序逻辑电路的特点及分类1.时序逻辑电路的特点时序逻辑电路简称时序电路,它主要由存储电路和组合逻辑电路两部分组成。与组合逻辑电路不同,时序电路在任何一个时刻的输出状路的原来状态。时序电路的现态和次态是由组成时序电路的触发器的现态和次态来表示的,其时序波形也是根据各个触发器的状态变化情况来描述的。因此,在时序电路中,触发器是必不可少的,而组合逻辑电路在有些时序电路中可以没有。2.时序逻辑电路的分类下一页返回9.1概述

(1)按照逻辑功能划分,时序电路有计数器、寄存器、移位寄存器等;(2)按照电路中触发器的状态变化是否同步,时序电路可分为同步时序逻辑电路和异步时序逻辑电路。9.1.2时序逻辑电路的组成时序电路的结构框图如图9.1所示。其中,X(X1,X2,…,Xi)是时序电路的输入信号;Q(Q1,Q2,…,Ql)是存储电路的输出信号,它被反馈到组合电路的输入端,与输入信号共同决定时序电路的输出状态;Z(Z1,Z2,…,Zj)是时序电路的输出信号;Y(Y1,Y2,…,Yr)是存储电路的输入信号。上一页下一页返回9.1概述

这些信号之间的逻辑关系可以表示为其中,式(9.1)称为输出方程,式(9.2)称为驱动方程,式(9.3)称为状态方程,Qn+1代表次态,Qn代表现态。上一页下一页返回9.1概述

9.1.3时序逻辑电路功能的描述方法1.逻辑方程式根据时序电路的电路图,写出时序电路的各个信号的逻辑表达式(逻辑方程式),从而全面描述时序电路的逻辑功能。常用的逻辑方程式有以下几种:上一页下一页返回9.1概述

从理论上讲,有了上述方程式,时序电路的逻辑功能就被唯一地确定了。但是对许多时序电路而言,这三个逻辑方程式还不能直观地得出时序电路的逻辑功能。9.1.4时序逻辑电路的分析步骤时序电路的种类很多,它们的逻辑功能各异,只要掌握了它的分析方法,就能比较方便地分析出时序电路的逻辑功能。1.写方程式仔细观察给定的时序电路图,然后逐一写出:(1)时钟方程:各个触发器时钟信号的逻辑表达式。上一页下一页返回9.1概述

(2)驱动方程:各触发器输入端的逻辑表达式,如JK触发器J和K的逻辑表达式。(3)输出方程:时序电路的输出逻辑表达式。(4)状态方程:把驱动方程代入相应触发器的特性方程,即可求出各个触发器次态输出的逻辑表达式,即时序电路的状态方程。注意写方程式,尤其状态方程时,要明确有效时钟脉冲CP。2.列状态转换表把电路输入初态代入状态方程和输出方程进行计算,求出相应的次态和输出,然后将计算结果作为下次状态的现态,再次代入状态方程和输出方程进行计算。上一页下一页返回9.1概述

需要注意的是:(1)状态方程包含时钟条件的,凡不具备时钟条件者,方程式无效,也就是说触发器将保持原来的状态不变。(2)电路的现态就是组成该电路各个触发器现态的组合。现态的起始值如果给定了,则可以由给定值开始依次进行计算,若未给定,那么就可以依自己设定的起始值开始依次计算。3.画状态转换图根据第2步列出的状态转换表画出状态转换图。上一页下一页返回9.1概述

4.画时序图根据状态表画出时序图。5.逻辑功能说明根据状态图或时序图归纳,用文字描述给定的时序电路的逻辑功能。6.检查电路能否自启动电路自启动检查的方法将在下面具体时序电路分析过程中予以介绍。上一页返回9.2同步时序逻辑电路的分析9.2.1同步时序逻辑电路1.概念同步时序电路是指各触发器的时钟端全部连接在一起,并接系统时钟端;只有当时钟脉冲到来时,电路的状态才能改变;改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入信号有无变化,状态表中的每个状态都是稳定的,即同步时序逻辑电路中存储电路状态的转换是在同一时钟源的同一脉冲边沿作用下同步进行的。2.特点同步时序电路中,所有触发器状态的改变受同一个时钟脉冲信号CP控制,因此电路状态改变时,电路中的触发器是同步翻转的。下一页返回9.2同步时序逻辑电路的分析9.2.2同步时序逻辑电路的一般分析步骤(1)根据给定的同步时序逻辑电路列出逻辑方程组:①根据逻辑电路给定的时钟信号写出时钟方程;②对应每个输出变量导出输出方程,组成输出方程组;③对每个触发器导出驱动方程,组成驱动方程组;④将各个触发器的激励方程代入相应触发器的特性方程,得到各触发器的状态方程,从而组成状态方程组。导出各个触发器的驱动方程,即写出每个触发器输入端的逻辑函数表达式。(2)根据所给触发器,将得到的驱动方程代入触发器特性方程,得到时钟脉冲作用下的状态方程。上一页下一页返回9.2同步时序逻辑电路的分析(3)根据状态方程组和输出方程组,列出电路的状态表,画出状态图或者时序图。(4)检查状态转换图(状态转移表),如果在时钟信号和输入信号的作用下,各个状态之间能够建立联系,则说明该时序电路能够自启动,否则不能自启动。(5)确定电路的逻辑功能,若必要,可用文字详细描述。上一页返回9.3异步时序逻辑电路的分析9.3.1异步时序逻辑电路1.概念时序逻辑电路中除使用带时钟的触发器外,还可以使用不带时钟的触发器和延迟元件作为存储元件,电路中没有统一的时钟,即异步时序的时钟脉冲信号下同时发生的,这种电路称为异步时序逻辑电路。2.特点异步时序电路中,只有部分触发器由时钟脉冲信号CP触发,而其他触发器则由电路内部信号触发,因此异步时序电路的状态改变时,电路中要更新状态的触发器,有的先翻转,有的后翻转,不同时进行。下一页返回9.3异步时序逻辑电路的分析

3.分析异步时序电路时注意的问题(1)分析状态转换时必须考虑各触发器的时钟信号作用情况;(2)每一次状态转换必须从输入信号所能影响触发的每一个触发器开始逐级确定;(3)每一次状态转换都有一定的时间延迟;(4)异步时序电路的分析步骤与同步时序电路的分析步骤基本相同。上一页返回9.4计数器

9.4.1计数器的类型1.按照计数进制分二进制计数器:当输入计数脉冲到来时,按二进制规律进行计数的电路称为二进制计数器。十进制计数器:按十进制规律进行计数的电路称为十进制计数器。N进制计数器:除了二进制和十进制计数器之外的其他进制的计数器,都称为N进制计数器。2.按照计数趋势分加法计数器:当输入计数脉冲到来时,按递增规律进行计数的电路称为加法计数器。下一页返回9.4计数器

减法计数器:当输入计数脉冲到来时,按递减规律进行计数的电路称为减法计数器。可逆计数器:在加减信号的控制下,既可进行递增计数,也可进行递减计数的电路,称为可逆计数器。3.按照触发器的翻转特点分同步计数器:当输入计数脉冲到来时,要更新状态的触发器都是同时翻转的计数器。从电路结构上看,该类计数器中各个触发器的时钟信号都是输入计数脉冲。异步计数器:当输入计数脉冲到来时,要更新状态的触发器的翻转有先有后,不同时进行的计数器。同步计数器的计数速度要比异步计数器快得多,但异步计数器的结构要比同步计数器简单。上一页下一页返回9.4计数器

9.4.2二进制计数器根据计数器中触发器翻转的特点可将二进制计数器分为同步和异步两种,而同步和异步二进制计数器又可分为加法计数器、减法计数器和可逆计数器。1.二进制同步计数器1)二进制同步加法计数器上一页下一页返回9.4计数器

2.二进制异步计数器1)二进制异步减法计数器9.4.3十进制计数器十进制计数器也有同步、异步,加法、减法、可逆之分,分析方法同二进制计数器上一页返回9.5集成计数器9.5.1典型集成计数器集成计数器分为集成同步计数器和集成异步计数器。1.集成同步计数器图9.26所示为集成4位二进制同步加法计数器74LS161和74LS163的逻辑功能示意图。下一页返回9.5集成计数器

2.集成异步计数器注意:74LS197处于计数工作状态时,当计数脉冲CP由CP0端输入,从Q0端输出时,则构成1位二进制计数器;当计数脉冲CP由CP1端输入,从Q3Q2Q1端输出时,则构成3位异步二进制计数器;当将Q0和CP1端相连,计数脉冲CP由CP0端输入,从Q3Q2Q1Q0输出时,则构成4位异步二进制计数器上一页下一页返回9.5集成计数器

9.5.2常用集成计数器集成计数器是厂家生产的定型产品,其函数关系已被固化在芯片中,状态分配即编码是不可能更改的。9.5.3任意进制计数器利用集成计数器可以构成任意进制的计数器。我们可以利用清零端或置数端,让电路跳过某些状态,从而获得所需要的N进制计数器。集成计数器一般都设置有清零端和置数端,而且无论是清零还是置数都有同步和异步之分。有的集成计数器采用同步方式,即当CP触发沿到来才能完成清零或置数任务。有的则采用异步方式,即通过时钟触发器的异步输入端实现清零或置数任务,与CP信号无关。上一页下一页返回9.5集成计数器

1.集成二进制和集成十进制的不同若用集成二进制计数器构成任意进制计数器,当计数器的模小于16时,用一片集成电路即可完成;当计数器的模大于16时,需用多片集成电路完成,多片集成电路之间的进位关系是逢十六进一。若用集成十进制计数器构成任意进制计数器,当计数器的模小于10时,用一片集成电路即可完成;当计数器的模大于10时,需用多片集成电路完成,多片集成电路之间的进位关系是逢十进一。上一页下一页返回9.5集成计数器

2.清零端和置数端的不同清零端只可用来反馈清零,需将反馈清零信号反馈至清零控制端,同时置数控制端放在无效状态。这样构成的计数器的初始状态一定是0000。置数端可以用来反馈置数,需将反馈置数信号反馈至置数控制端,而置数输入端放计数器的初始值,同时清零控制端放在无效状态,这样构成的计数器的初始状态可以任意。上一页下一页返回9.5集成计数器

3.清零功能和置数功能是同步方式或异步方式的不同异步清零功能:构成N进制计数器,要用状态N清零。同步清零功能:构成N进制计数器,要用状态N-1清零。异步置数功能:构成N进制计数器,要用状态S+N反馈置数(S指计数器的初始状态的十进制)。同步置数功能:构成N-1进制计数器,要用状态S+N-1反馈置数。4.用同步清零端或同步置数端归零获得N进制计数器的方法的主要步骤(1)写出状态N-1的二进制代码;(2)求归零逻辑,即同步清零端或置数端信号的逻辑表达式;(3)画出连线图。上一页下一页返回9.5集成计数器

5.用异步清零端或异步置数端归零获得N进制计数器的方法的主要步骤(1)写出状态N的二进制代码;(2)求归零逻辑,即异步清零端或置数端信号的逻辑表达式;(3)画出连线图。6.利用计数器的级联获得大容量的N进制计数器上一页下一页返回9.5集成计数器

为了扩大计数器的计数容量,可将多个集成计数器级联起来。所谓级联,就是把多个计数器串联起来,从而获得所需的大容量的N进制计数器。例如,把一个N1进制计数器和一个N2进制计数器串联起来,便可构成最大容量为N=N1N2进制计数器。一般集成计数器都设有级联用的输出端和输入端,只要正确地将这些级联端进行连接,就可获得N进制计数器。上一页返回9.6寄存器和移位寄存器9.6.1寄存器用以存放二进制代码数据的电路称为寄存器。图9.34所示为四边沿D触发器组成的集成寄存器74LS175的逻辑图,可作4位数据寄存器使用。图9.34中为异步置零控制端,D0~D3为并行数据输入端,Q0~Q3为并行输出端。74LS175的主要功能:下一页返回9.6寄存器和移位寄存器

1.清零功能无论寄存器中原来有无数据,只要CR=0,各个触发器就都被置零,即Q3Q2Q1Q0上一页下一页返回9.6寄存器和移位寄存器

9.6.2移位寄存器能够使数据逐位左移或右移的寄存器称为移位寄存器。移位寄存器分为单向移位寄存器和双向移位寄存器。在单向移位寄存器中,每输入一个移位脉冲,寄存器中的数据可向左或向右移动1位。而双向移位寄存器则在控制信号的作用下,既可进行左移,又可进行右移操作。1.单向移位寄存器2.双向移位寄存器3.移位寄存器构成顺序脉冲发生器上一页返回9.7同步时序逻辑电路的设计9.7.1同步时序逻辑电路的设计步骤(1)分析逻辑功能。根据设计要求,确定输入、输出变量的个数,设定状态,导出原始的状态图。(2)状态化简。原始状态图往往不是最简的,有时可以消去一些多余状态。这个消去多余状态的过程称为状态化简。(3)状态