《功率集成电路基础》全套教学课件

功率集成电路基础第1章

概述第2章

功率集成器件第3章

功率集成电路工艺第4章

功率器件驱动电路第5章

电源管理技术第6章

智能功率模块第7章

功率集成电路的可靠性全套可编辑PPT课件

3.1典型BCD工艺BCD工艺简介

BCD工艺中的核心器件

BCD工艺中的隔离、互连等

关键技术

BCD工艺流程3.2其他特殊工艺SOIBCD工艺集成LIGBT器件的BCD工艺模块3：功率集成电路工艺模块5：电源管理技术5.1电源及控制电路概述隔离式开关变换技术非隔离式开关变换技术5.2线性稳压电源基本原理关键参数典型模块设计仿真验证实例5.3DC/DC开关电源基本原理关键参数典型模块设计仿真验证实5.4电荷泵电源基本原理关键参数典型模块设计仿真验证实例模块6：智能功率模块（IPM）6.1IPM概述常规功率模块结构IPM特点和结构6.2IPM工艺6.3IPM测量与保护功能测量功能保护功能6.4IPM发展新技术芯片技术封装技术保护技术模块7：功率集成电路可靠性7.1可靠性概念可靠性定义与内容可靠性的定量表征功率器件的可靠性问题7.2安全工作区安全工作区简介安全工作区的构成7.3热载流子效应热载流子效应对器件的影响热载流子效应引起的失效现象LDMOS的热载流子效应7.4.寄生效应双极工艺的有源寄生效应MOS工艺的有源寄生效应7.5.静电放电（ESD）ESD简介ESD模型分类ESD失效种类基本ESD保护器件功率器件的ESD保护模块2：功率集成器件1.1功率集成电路基本概念功率集成电路的基本概念功率集成电路的分类功率集成电路的特点1.2功率集成电路的发展历程1.3功率集成电路的挑战和机遇模块1：功率集成电路概述模块4：功率器件驱动电路4.1栅极驱动概述4.2栅控功率器件及开关特性结构及工作原理开关特性重要参数4.3栅极驱动电路简介栅极驱动电路分类电源门控栅极驱动电路原理4.4栅极驱动电路构成输入接口电路死区时间电路延时电路电平移位电路自举电路输出驱动电路芯片内部保护电路

仿真实例4.5栅极驱动关键技术抗di/dt技术抗dv/dt技术短路和过载保护技术2.1功率集成器件概述传统MOSFET传统LDMOS高压CMOS

2.2电场调制技术降低表面电场技术降低体内电场技术2.3硅基RESURFLDMOSRESURFLDMOS超结LDMOS2.4硅基LIGBT传统LIGBTRESURFLIGBT沟槽栅LIGBT

2.5SOI基功率集成器件SOI二极管SOILDMOSSOILIGBT2.6功率集成器件的性能评价第一章概述功率集成电路基础本章内容功率集成电路的概念1.1功率集成电路的发展历程1.21.3功率集成电路的挑战和机遇1.1功率集成电路的概念

典型的功率集成电路框图功率集成电路的基本概念功率集成电路的应用领域消费电子智能手机平板电脑汽车电子发动机控制步进电机驱动防锁死刹车驱动工业控制电机驱动自动化生产线功率半导体器件驱动电路保护电路微电子高电压功率变换电能传输功率驱动电源管理电力电子大电流1.1功率集成电路的概念功率集成电路的分类集成形式单芯片集成多芯片集成功能转换类控制类保护类智能类电压等级低压中压

高压制造工艺双极型MOS型IGBTBCD其他应用领域工业控制汽车电子消费电子国防军工功率集成电路目前尚无标准的分类方法，可以简单从集成形式、功能、电压等级、制造工艺、应用领域的不同角度进行分类。1.1功率集成电路的概念按集成形式分类功率集成电路的分类单芯片集成多芯片集成将高压功率器件与驱动电路、保护电路或其他辅助电路等集成在同一芯片上形成的功率集成电路。将功率半导体器件与驱动电路、保护电路或其他辅助电路根据实际情况制作成多个芯片，最后封装在一起形成的功率集成电路。1.1功率集成电路的概念按功能分类功率集成电路的分类转换类功率集成电路用于实现电能从一种形式转换为另一种形式交流直流高压低压控制类功率集成电路用于对电路中的功率进行精确控制，控制电能的分配和使用电压电流功率保护类功率集成电路用于在电路中出现等异常情况时，迅速响应并采取相应的保护措施过流过压过热短路智能功率集成电路多个功能集成在同一芯片，具有高集成度、高性能和高可靠性的特点保护电路驱动电路信息处理检测电路1.1功率集成电路的概念按电压等级分类低压功率集成电路：通常指工作电压为几伏特到几十伏特的功率集成电路。中压功率集成电路：指工作电压介于数十伏特和数百伏特之间的中等电压功率集成电路。高压功率集成电路（HVIC）：通常指工作电压为数百伏特，甚至可达数千伏特的功率集成电路。按制造工艺分类功率集成电路的分类双极型功率集成电路采用双极型晶体管（BJT）作为功率器件的集成电路MOS型功率集成电路使用MOS场效应晶体管作为功率器件的集成电路IGBT功率集成电路集成了绝缘栅双极型晶体管及其驱动电路的集成电路BCD功率集成电路：是一种将BJT器件、CMOS器件和双扩散金属氧化物半导体（DMOS）器件集成在同一芯片上的功率集成电路。其他混合型功率集成电路：将上述两种及以上功率器件及驱动电路集成在一起的功率集成电路。1.1功率集成电路的概念按应用领域分类功率集成电路的分类工业控制汽车电子消费电子国防军工电机驱动器、电源管理系统等高电压大电流热稳定性可靠性发动机控制、车身控制、安全系统等高稳定性高可靠性用于处理高功率信号和进行电能转换，如手机充电器、笔记本电脑的电源适配器等稳定小体积

各种军用设备中的电源转换和管理电路等高度的稳定性可靠性适应恶劣环境1.1功率集成电路的概念功率集成电路的特点高功率密度在更小的体积中提供更大的功率输出高集成度多个电路模块集成在一个芯片中，减小电路面积、简化系统设计应用范围广在电源系统、电动工具、医疗设备、工业自动化、电动车辆等领域有着广泛的应用多功能性通过合理的设计和配置，能够满足不同应用的需求，提供灵活、可定制的解决方案高效率优化功率器件和控制电路之间的匹配，最大限度地减小功率损耗，提高能源利用效率高兼容性实现高压与低压、普通器件与功率器件、数模电路与功率电路的兼容1.2功率集成电路的发展历程发展历程20世纪70年代末基于双极型功率器件的PIC起始阶段20世纪80年代末基于全控型功率器件的PIC发展阶段20世纪90年代末PIC快速发展阶段双极型晶体管、GTO首次实现了功率器件、驱动与保护电路的单片集成。电流驱动对外围电路的需求复杂MOS、IGBT

电压驱动器件输入阻抗高、驱动功耗低推动了功率集成电路的发展。落后的系统设计和较高工艺成本设计与工艺日趋成熟，功率集成电路的性价比显著提升，得以实现大规模商用1.2功率集成电路的发展历程发展历程BCD工艺集成技术BJT+CMOS+DMOS沟槽隔离技术功率器件集成技术集成度更高、设计更简单取代了PN结隔离，隔离效果更好有效抑制了大电流下的闩锁效应将功率器件与功率电路集成在一起，大幅提升了功率密度，可以集成更多的功能应用于更多的领域关键技术的突破宽禁带半导体材料与功率器件技术以GaN和SiC为代表的第三代半导体凭借其优异的材料特性显著提升了电路的效率、开关频率和功率密度该技术不断推动功率系统向更高效、更紧凑的方向演进1.3功率集成电路的挑战和机遇功率集成电路在技术和应用上取得了显著进展，应用需求不断增加，这也为功率集成电路带来了挑战和机遇。目前，功率集成电路主要面临的挑战和机遇有以下几个方面。新型材料与器件技术在智能化与设备小型化的驱动下，提升功率密度与效率是功率集成电路的核心挑战。以SiC、GaN为代表的宽禁带半导体材料因其优异性能，与超结、沟槽栅等新型结构共同推动着器件性能的提升。未来发展趋势在于实现器件与驱动、控制电路的单片集成，其中GaN基集成电路将发挥高频优势，而SiC基集成电路则聚焦高压高温应用，共同推动功率系统向更高效、更紧凑的方向发展。1.3功率集成电路的挑战和机遇片上功率电子系统正如集成电路演进为片上系统（SoC），功率集成电路的未来方向是片上功率电子系统（PSoC）。该系统通过集成多种元器件与连接线路形成完整功率电子系统，具有高度集成、低功耗和小尺寸等特性，借助软硬件协同实现高性能、低成本与高可靠性。目前相关研究尚处初级阶段，其核心挑战在于实现存储器、CMOS、DMOS及传感器等异构元器件的兼容性共存。新型封装集成技术功率集成电路面临高功率密度带来的严重散热挑战，热管理成为影响其性能与可靠性的关键。近年来，先进封装技术提供了有效解决方案：倒装芯片结构可缩短互连、降低热阻，提升散热效率；三维集成技术则通过垂直堆叠与硅通孔互连，在实现高集成度的同时，支持不同工艺的异质融合，为兼顾功率密度、便携性与散热能力开辟了新路径。PSoC传感器DMOS存储器CMOS1.3功率集成电路的挑战和机遇新兴应用领域的拓展功率集成电路已广泛应用于消费电子、汽车电子及工业控制等领域。随着新能源汽车、智能电网、物联网和人工智能的快速发展，其在车载充电器、电池管理系统、充电桩、数据中心电源等设备中的需求持续增长，未来将在上述关键领域实现更广泛的应用与深度发展。可靠性与稳定性功率集成电路常工作于高温、高压、大电流等恶劣环境，对可靠性与稳定性要求极高。其设计面临的核心挑战是确保设备在极端条件下的正常运行。通过优化散热设计、抑制电磁干扰以及进行充分可靠性测试等措施，是提升其可靠性的关键路径。冗余设计可靠性EMC散热设计可靠性测试功率循环保护电路163习题1．功率集成电路与普通集成电路的主要区别是什么？2．功率集成电路的应用领域有哪些？3．功率集成电路的未来发展趋势是什么？挑战性拓展1．请阐述功率集成电路技术在国际上的最新发展现状和国内的发展现状。2．试给出一个功率集成电路系统的典型构成。第二章功率集成器件功率集成电路基础2026/2/318本章内容功率集成器件概述2.1功率MOS集成器件2.22.3电场调制LDMOS器件横向IGBT器件2.4SOI基功率集成器件2.52026/2/3192.1功率集成器件概述RESURFLDMOSSJLDMOS按纵向结构类型分

高频LDMOS高压LDMOS

低压LDMOS按用途与功能分一.定义与分类

按漏极结构不同分LDDMOS

DDDMOS

按衬底材料结构不同平面栅LDMOS沟槽栅LDMOS按栅极结构类型分LDMOS

LIGBT硅基横向器件

SOI基横向器件SOILDMOS

SOILIGBT2026/2/320功率集成器件是指基本特性由半导体内的载流子流动决定，主要用于功率转换与调节，并可以与集成电路集成在同一个衬底上的半导体器件。2026/2/32.1功率集成器件概述（1）功率集成器件需要协调击穿电压与导通电阻之间、开通和关断速度之间的两对矛盾，以降低器件的功耗。此外，还需要考虑芯片尺寸、寄生效应及隔离等问题——为了实现大功率和低损耗，发展了许多新结构，提出了电场调制技术，如降低表面电场（ReducedSurfaceField，RESURF）技术、降低体内电场（ReducedBulkField，REBULF）以及超结技术（Super

Junction）等。最后发展了各种LIGBT结构，使器件性能和可靠性不断提升。（2）实现良好的隔离，发展了SOI横向功率器件，并提出了衬底增强技术，解决SOI器件存在的自热效应、击穿电压低、背栅效应及衬底辅助效应等问题，相继开发了埋氧层开槽、阶梯埋氧层、低k介质与变k介质层以及复合埋层，薄硅外延层、阶梯外延层，以及超结SOI等结构，使器件中的横向电场和纵向电场不断耦合，达到提高器件击穿电压的目的。二.关键问题212026/2/32.1功率集成器件概述（1）如何提高耐压、电流容量及开关速度提高器件的耐压，可以从体内、表面终端等方面来考虑，采用各种SOI衬底改进结构及横纵、横向电场调制技术；提高器件的电流容量，需降低导通电阻或压降，采用RESULF、超结技术提高漂移区浓度，或采LIGBT结构引入电导调制效应；提高器件的开关速度，可以从减小栅电容和少子寿命来考虑，采用沟槽栅极结构，或者采用低能量、高剂量的He++辐照来局部控制的少子寿命。（2）如何增大器件的安全工作区（SOA），以提高其可靠性应防止表面击穿、寄生npn晶体管触发及LIGBT闩锁。（3）如何改善栅极控制能力，并降低其工艺难度等问题需加强集成驱动芯片及其保护，降低工艺难度，实现高、低压工艺兼容。三.技术趋势222.2功率MOS集成器件

一、LDMOS与VDMOS元胞的区别特点：1).电流纵向流动,芯片利用率高;2).耐压相同下的导通电阻小；3).单位面积的电流容量大；4).需要较厚的高阻外延层。LDMOS结构VDMOS结构特点:1).电流横向流动→易于集成；2).相同的耐压下导通电阻大；3).单位面积的电流容量小；4).不需要较厚的高阻外延层。L沟道漂移区L2026/2/3232.2功率MOS集成器件二、LDMOS制作工艺2026/2/324n-pn+n+n+GGSDDn+LDMOS元胞L沟道漂移区PIC中的LDMOS结构2.2功率MOS集成器件三、LDMOS的工作原理2026/2/325MOSFET导通必须同时满足两个条件：(UGS>UT)(UDS>0V)(1)源极和漏极相连(沟道)(2)漏极比源极的电位高2.特点：部分漂移区表面会积累电子形成积累区，漂移区很短，RD很小，故导通电阻较低。

击穿电压主要受结弯曲处电场限制，也很低。漂移区沟道积累区Ron=Rch+RA+RD+RSn++RDn+2.2功率MOS集成器件四、LDMOS的等效电路2026/2/326增强型短沟道MOS耗尽型长沟道MOSG场板长度Lf有限UG相同，电流相同，两个MOS串联→E/D模型由于场板长度有限→耗尽MOSFET+Rd对Ron贡献很小，可忽略2.2功率MOS集成器件五、LDMOS的特性2026/2/3271.漂移区长度Ld↑→RD↑→Ron↑2.外延层厚度depi↑→Ron↓3.场板长度LF↑→RA↓→Ron↓Ron～RDRon～RDRon～RA2.2功率MOS集成器件六、LDMOS与VDMOS元胞的特性比较2026/2/328LDMOS导通时部分漂移区表面会积累电子，形成积累区，其导通电阻Ron主要由Rch、RA及RD组成。低压LDMOS的漂移区电阻RD可忽略。故相同耐压下LDMOS的Ron,sp一般大约是VDMOS的6倍。对高压LDMOS，由于漂移区较长，当沟道夹断后，UDS大部分降落在漂移区上，基本上没有沟道长度调变效应。故在UDS增大时，输出电阻不会降低，沟道区也不会穿通。所以，LDMOS的击穿电压UBR不受沟道长度L和掺杂水平NA的限制，可以独立设计。LDMOS的阈值电压UT取决于沟道掺杂浓度峰值NAmax和衬底浓度Nsub，故只要控制沟道区的NAmax，就能获得增强型（UT>0）器件或耗尽型（UT<0）器件。

2.2功率MOS集成器件七、其他集成结构2026/2/329特点：与标准CMOS较为相似，n+源、漏区分别在n-阱中→漏区由近似突变结变为深扩散结,杂质浓度梯度较小→提高耐压。沟道长度可以适当放宽→提高横向穿通电压。LDDMOS的击穿电压为深扩散结的击穿电压→增加结深、减小浓度梯度可有效提高击穿电压。沟道沟道利用双扩散技术在高掺杂源、漏区下方形成浓度较低，较深的扩散结1.LDDMOS结构(LightlyDopedDrain)漂移区2.2功率MOS集成器件2026/2/3302.DDDMOS结构n沟MOS管通常采用DDD结构，可将漂移区做得很精确。但要做宽很难，因为磷离子推进过深，会影响阈值电压。LDD结构一般用于实现宽漂移区的MOS管，而DDD则用来制造较窄漂移区的MOS管。(DoubleDiffusedDrain)借助于两种杂质离子的扩散系数差异多晶硅与重掺杂源、漏区的自对准同种杂质磷扩散形成2.2功率MOS集成器件2026/2/3313.平面栅VDMOS结构2.2功率MOS集成器件2026/2/3324.沟槽栅VDMOS结构特点：击穿电压为250V，具有超低导通电阻。通过外延层引出漏极特点：高密度、低导通电阻和高耐压。通过金属(钨W)柱引出漏极2.3电场调制LDMOS器件2026/2/333RESURF（REduced

SURfaceField,降低表面电场）技术：在p衬底上外延一薄层轻掺杂n-区，使其表面电场在达到临界击穿电场前全部耗尽，由此耗尽层来承担大部分的外加电压，消弱表面最高电场峰值，使器件的击穿点从表面转移到体内,从而达到提高器件击穿电压的目的。在薄外延层上形成横向的p+n结15m一.RESURF技术分析单元2.3电场调制LDMOS器件2026/2/334RESURF二极管的电场分布V=370Vn-区未耗尽前，表面电场已达到临界电场，体内电场较低，击穿在表面V=1150Vn-区已全部耗尽，表面电场低于体内电场，体内电场达到临界电场，击穿在体内V=370Vn-区未耗尽，表面电场未达到临界电场，器件未击穿二.RESURF原理外延层减薄，器件的击穿点从表面转移到体内2.3电场调制LDMOS器件2026/2/335措施：控制外延层的电荷，外延层减薄、浓度提高→Ron↓峰值电场15m在薄外延层上形成的横向p+n结RESURF技术条件:

通过严格工艺条件来实现外延层电荷的控制。2.3电场调制LDMOS器件2026/2/336(b)

当外延层较薄时,体内击穿(a)当外延层较厚时,表面击穿采用RESURF结构，通过器件内部纵、横向电场相互作用，将击穿点由表面pwell/n-drift结弯曲处移至体内p-sub/n-drift结面处，从而降低了LDMOS的表面电场，提高其击穿电压。

RESURFLDMOS耐压原理未耗尽全耗尽2.3电场调制LDMOS器件2026/2/337RESURFLDMOS的击穿电压和导通电阻之间的关系

VBD由n-drift区平均浓度Ndrif、厚度d及衬底浓度Nsub决定。NdrifNsub2.3电场调制LDMOS器件2026/2/338SingleRESURFLDMOS结构DoubleRESURFLDMOS结构特点：表面增加一个P-top区，可提高N-漂移区浓度,同时获得高UBR和低Ron。横向结构参数决定器件导通电阻特点：N-漂移区浓度较低，可提高器件击穿电压，但同时会增加Ron。P-top使N-漂移区更容易耗尽纵向结构提供维持高耐压的空间电荷区二.DoubleRESURFLDMOS结构2.3电场调制LDMOS器件2026/2/339两种RESURFLDMOS结构理想的纵向电场分布UDS>0在耐压相同情况下,DoubleRESURF的N-drift区浓度提高导致Ron减小。UDS>0耐压为阴影部分面积2026/2/3402.3电场调制LDMOS器件

3D-RESURFLDMOS结构剖面

当超结的n区和p区间达到电荷平衡，利用其电荷补偿后的高阻区承担高耐压。并且，由于n柱区的掺杂浓度较高，Ron比2D-RESURFLDMOS的更小。三.SJLDMOS结构用超结(交替排列的n区和p区)替代n-漂移区1.平面栅超结LDMOS结构2.3电场调制LDMOS器件2026/2/341沟槽栅SJLDMOS结构lx沿x方向的横向超结沿z方向的纵向超结doubleRESURFLDMOS结构2.沟槽栅超结LDMOS结构2026/2/3422.3电场调制LDMOS器件采用RESURF技术设计的N沟LDMOS器件，其电场主要集中在漏端，而源端电场较弱，由此导致器件的外延层中的电场分布不是很均匀。四.REBULF技术——降低体内电场技术为了解决这一问题，提出了降低体内电场（ReducedBULkField，REBULF）的概念。横向电场分布N+埋(浮空)层2026/2/3432.3电场调制LDMOS器件REBULF技术适用于体硅基和SOI基LDMOS器件及SJLDMOS的设计REBULF技术：在衬底中引入高掺杂浓度的N+埋(浮空)层，使漂移区的电场重新分配得更均匀，以提高器件的耐压。同时由于高掺杂n+埋层与p衬底之间形成了二极管，可显著增强了衬底的耐压，从而提高整个器件的耐压。REBULF原理示意图2026/2/3442.3电场调制LDMOS器件a)具有n+埋层的超结LDMOS结构

b)具有部分n埋层的超结LDMOS结构具有不同衬底的平面栅超结LDMOS结构比较采用REBULF技术与超结（SJ）技术相结合，通过调制体内电场，提高整个器件的耐压。2026/2/3452.4横向IGBT器件

LDMOS结构LIGBT结构LIGBT的结构特点：集电区与发射区在同一表面，电流横向流动。为了提高耐压，在p+集电区与n-漂移区之间也可加上缓冲层

PT结构。将n+漏区变成p+集电区D、S电极更名为C、E一.LIGBT结构2026/2/3462.4横向IGBT器件沟道漂移区会发生电导调制效应二.LIGBT工作原理LIGBT的工作原理与纵向IGBT完全相同。导通期间也存在载流子的电导调制效应，饱和电压较低。为什么？NPT结构:无缓冲层，正向耐压高，反向耐压低；IC=Ip+InUCEUGEPT结构:有缓冲层，正向耐压提高。2026/2/3472.4横向IGBT器件RB三.LIGBT等效电路由一个栅极MOS管、一个发射极纵向npn晶体管(βnV)、一个集电极纵向pnp晶体管(βpV)和一个沟道横向pnp晶体管(βpL=0)组成。当

pL+

nV≥1或βpL·βnV≥1时,LIGBT会发生闩锁效应。简化2026/2/3482.4横向IGBT器件集电极：增加缓冲层降低Vpnp管的电流增益；用p/p+区替代p-区，可降低Vpnp管的Rc，分流更多的Ic；集电区采用短路点结构。1.降低集电极侧横向pnp管和发射极侧纵向npn管的电流增益发射侧：增加p+深阱区，使得p基区浓度增加，可减小RB；增加埋层，使p基区厚度增加，可减小RB；n+发射区表面设置短路点。2.采用n+阱区，阻止空穴流向p基区——旁路结构四.抑制LIGBT闩锁效应的措施2026/2/3492.4横向IGBT器件用p/p+区替代p-区，可降低PV管的Rc，分掉更多的Icp+深阱区可减小此处浓度，从而减小RB增加p区厚度可减小RB集电区设置短路点抗闩锁的平面栅LIGBT结构增加缓冲层降低PV管

2026/2/3502.4横向IGBT器件设有表面短路点p+深扩散区，减小此处浓度可减小RB该结构包括p+辅助发射区、n+阱区及p+埋层;沟道区和AE之间的电位很低,n+阱区不会降低阻断电压;在导通期间，n+阱区抑制空穴电流进入p基区；p+阱区可降低p基区电阻及npn电流增益，抑制闩锁。旁路结构在423K(150℃)下闩锁电流密度可达160A/cm2；常规LIGBT闩锁电流密度约为40A/cm2。2026/2/3512.4横向IGBT器件1.沟槽栅LIGBT（LTGBT）的结构普通平面栅LIGBT结构沟槽栅LIGBT结构沟道与发射极的位置互换，MOS沟槽栅形成了垂直沟道，并通过p+发射区将p阱区与n+发射区相连;由于沟道与集电区之间存在p阱区，减小了空穴在n+发射区下方流动，因此抑制了闩锁效应。

Lnelolpe五.LIGBT其他结构2026/2/3522.4横向IGBT器件2.逆阻型LIGBT结构两个p+分流区，位于双扩散p基区和n+发射区两侧。由同一个栅极信号来控制nMOSFET和pMOSFET；在低的电流密度下，按IGBT模式工作；在高电流密度下，按晶闸管的模式工作。

开通

关断晶闸管IGBT（-）（+）（+）（-）正、反向电压下的耗尽层展宽采用此结构制成的IGBT器件正、反向阻断电压为600V，在100A/cm2的电流密度下，通态压降为6.5V。2.4横向IGBT器件2026/2/353RESURFLIGBT的结构特点：外延层变薄，满足RESURF电荷限制条件，很容易耗尽。在p+集电区与n-漂移区之间也可加上缓冲层

PT结构。普通LIGBT结构1.SingleRESURFLIGBT结构RESURFLIGBT结构Ndrifd较厚六.RESURFLIGBT结构2.4横向IGBT器件2026/2/3542.DoubleRESURFLIGBT结构Double

RESURFLIGBT的结构特点：Ptop区与n漂移区、衬底之间要满足RESURF电荷限制条件。Ptop区只为降低表面电场，对导通电阻没有影响。n缓冲层可以抑制闩锁，并改善反偏安全工作区

。无缓冲层结构有缓冲层结构Ndrifd2.4横向IGBT器件2026/2/3551.LBiMOS复合结构及其等效电路LBiMOS复合器件结构等效电路/D/S七.LBi-MOS复合器件结构等效于横向npn管与LDMOS管并联，共用D/C与S/E区。横向npn管:由n+发射区、p基区、n-集电区及n+欧姆接触区构成，其基区同时也是MOS管的p体区，n+发射区同时也是MOS管的源区、n-集电区也是MOS管的漂移区。寄生npn管会降低器件的电流增益关断时由p基区和n+漏区同时抽出其中载流子G2.4横向IGBT器件2026/2/356RESURFLBiMOS复合结构等效电路2.RESURFLBiMOS复合结构及其等效电路纵向npn管:由n+发射区、p阱与n+埋层构成，其基区通过表面p+区的金属接触与MOS的n+源极相联通。JFETnpnMOSB/S/D外延层用作RESURF2026/2/357在PIC中，要求横向高压器件与低压数字或模拟电路集成在同一芯片上，因此，在制造工艺上必须能兼容；要求高压器件占用的面积尽可能小。1.PIC对所用器件的基本要求2.表征功率器件综合性能的指标为了反映器件的综合特性(击穿电压UBR、电流密度JF、关断时间toff)，可定义一个优值(FigureofMerit,FM)：(双极、单极器件)功率器件的性能评价（MOS单极型器件）此时优值FOM越小越好。此时优值FOM越大越好。(单极型器件)2026/2/358横向功率器件结构与特性比较漂移区存在电阻有电导调制效应相当于pin二极管MOS控制npn管的开通。VG=20VIB=20mA会提高ILDiodeLBiMOS的优值最高2.5SOI基功率集成器件2026/2/359一.SOI衬底材料1.SOI材料的特点

SOI是理想的介质隔离材料，广泛用于PIC中作为衬底材料；采用SOI可有效的实现高、低电压器件之间的隔离，彻底消除电干扰，简化器件设计，方便集成不同的电路和器件；并且隔离区占用面积小，可节约芯片面积，并减小寄生电容。与体硅相比，用SOI材料制作的耗尽型器件具有漏电流小，跨导高，陡直的亚阈值斜率，可获得更好的速度特性；SOI器件在辐射、高低温等恶劣环境中工作时有良好特性。SOI(SilicononInsulator)绝缘层上的硅三层结构2.5SOI基功率集成器件2026/2/3602.SOICMOS与体硅CMOS结构的比较SOICMOS器件特点：(与体硅CMOS相比)功耗低；抗干扰能力强;集成度高(隔离面积小)；速度快(寄生电容小)；工艺简单；抗辐射能力强；彻底消除体硅CMOS器件寄生的闩锁效应等。要求：SOI顶层硅结构完美，Si-SiO2界面机械应力小，界面态密度低（接近MOS晶体管要求的Si-SiO2界面状况）。2.5SOI基功率集成器件2026/2/3613.SOI衬底材料的制造技术外延横向生长法异质外延技术(SOS,SOZ,SOM等)多晶硅或非晶硅的单晶化单晶衬底的分离单晶硅薄膜的淀积熔融再结晶固相外延法束致再结晶(激光束)区熔再结晶(石墨加热器)注氧隔离技术(SIMOX)

美国IBIS多孔硅氧化隔离法(FIPOS)硅片直接键合技术(SDB)日本SEH智能剥离技术(Smartcut)法国SOITECSOI衬底材料制造技术2.5SOI基功率集成器件2026/2/362根据硅膜厚度和膜掺杂浓度可分为厚膜器件和薄膜器件：厚膜SOI器件，硅膜厚度>2Xdmax(Xdmax表示最大耗尽层宽度)，顶层硅厚膜可达几十微米，正、背界面耗尽区之间相互不影响；薄膜SOI器件，硅膜厚度<Xdmax,顶层硅只有几个微米甚至更小(0.25

m)，可全部耗尽而并不依赖背栅电压；处于厚膜和薄膜之间的SOI器件。硅膜厚和掺杂浓度会影响SOI器件的击穿电压。4.SOI器件的分类SOI基的HVIC目前已成为PIC重要的发展方向，其关键器件是SOI高压横向器件。2.5SOI基功率集成器件2026/2/363二.SOI功率器件漂移区能承受10V/

m硅结隔离的二极管SOI二极管硅结隔离二极管和SOI二极管的电势分布埋氧层使表面电力线的非均匀分布，导致器件承受的耐压降低，同时漏电流也减小。由于NP-<Nn-,使大量耗尽区扩展进入P-衬底采用RESURF可保证横向pn结先耗尽，使表面电力线均匀分布，减小表面电场。埋氧使电力线不能扩展进入背衬底，故埋氧层必须承受大部分电压1.SOI功率二极管2.5SOI基功率集成器件2026/2/364常用两种SOI高压器件结构：LDMOS和LIGBT。埋氧层实现器件纵向隔离，减小器件的耗尽区宽度，从而减小了漏电流。导通时n-区存在电导调制效应，减小了器件通态损耗2.SOI基功率MOS器件也可设置短路点2.5SOI基功率集成器件2026/2/365SOI埋氧层可阻止载流子注入到衬底中，减小关断时间；漏电流比体硅IGBT小，可工作在更高的温度下Si基器件中，载流子会注入到较深的衬底中，导致器件关断时间较长SOILDMOS和SOILIGBT导通特性的比较Si基LIGBT和SOI基LIGBT开关特性的比较电导调制效应使饱和压降明显减小2.5SOI基功率集成器件2026/2/3662.SOI功率器件的缺点：自加热效应，主要是由于埋氧层的存在阻挡了热量通过衬底的传导，并且埋氧层越厚，自热效应越严重。在长时间的高温下工作，器件的稳定性将发生严重退化。击穿电压较低，主要是由于SOI器件中的寄生效应引起，同时击穿电压也受埋氧层厚度的影响。埋氧层越厚，击穿电压越高，但同时自热效应也越严重。1.SOI功率器件的优点：在硅基PIC中，由某个器件注入到同一衬底的载流子会被邻近区域的其他器件所收集，可能会引起该器件的误开启。在SOI基PIC中，利用埋氧层实现纵向隔离，通过硅pn结和LOCOS实现横向隔离，因此可很好地实现功率器件的集成。三.SOI功率器件的特点2.5SOI基功率集成器件2026/2/3671）采用导热率高的其他绝缘材料形成SOI衬底材料，如Si3N4,AlN，提高埋氧层的导热率；2）改进器件结构：去掉源极下方的埋层，形成部分埋层，增强散热；在埋氧层两侧开槽，有助于缓解自加热效应。如部分电荷槽PSOI(TPSOI)高压器件结构、电荷型介质场增强SOI高压器件TSOI等结构3.改善SOI器件自加热效应的措施4.提高SOI器件击穿电压的措施1)采用硅基器件中的终端技术,如FP、FLR、VLD技术；2)利用RESURF和DoubleRESURF及SJ等技术,击穿电压和导通电阻得到良好折衷；3)采用低k介质材料替代埋氧层,提高埋氧层的电场；4)在漂移区/埋层界面(埋层上界面)引入电荷，改善电场分布。2.3电场调制LDMOS器件2026/2/3685.介质场增强技术SOI介质场增强（ENDIF）技术：通过增强介质埋层的电场来提高SOI器件的纵向击穿电压。传统SOI器件的纵向耐压：为了提高

SOI器件的纵向耐压，最有效的方法是提高介质埋层的电场。1）在硅与埋氧层之间引入界面电荷；2）引入低介电系数且高临界击穿电场的埋层；3）采用超薄顶层硅SOI，通过提高Si层电场而增加埋层电场。由此产生了许多SOI器件改进结构。埋层界面满足高斯定理：

ES、EI分别为界面处顶层硅和埋层的电场；tS、tI分别为SOI层和埋层厚度。εS和εI分别是界面处顶层硅和介质埋层的介电常数；ES、EI分别为体硅层和埋层的电场强度；σin为界面电荷（传统SOI器件因埋层界面电荷被横向电场抽取，导致其浓度很低）2.5SOI基功率集成器件2026/2/3691.具有低k介质埋层的SOILDMOS(LKSOI)器件结构低k介质增强了埋层电场，同时调制了漂移区电场，因此可提高器件耐压；但低k介质导热性能有限。强电场位于A、B、C点，器件纵向击穿将发生在C点。四.SOI基高压器件结构2.5SOI基功率集成器件2026/2/3702.具有可变低k介质埋层的SOILDMOS器件结构将低k介质引入的漏端埋层，以增强埋层电场源端埋层采用Si3N4替代SiO2可以缓解自热效应Si3N4低k介质不同的k介质在埋层界面处产生的电场峰值，可调制漂移区的电场，并增强埋层电场，从而可提高器件耐压。2.5SOI基功率集成器件2026/2/371在顶层硅与埋氧层之间形成了介质槽在埋氧层顶部与底部形成介质槽，在槽内束缚电荷(界面电荷必须满足高斯定理),可提高埋层电场，从而提高耐压。3.电荷型介质场增强SOI高压器件TSOI（oxidetrenchesonSOI）电荷槽在提高耐压的基础上还能降低自热效应2.5SOI基功率集成器件2026/2/3724.部分电荷槽PSOI(TPSOI)高压器件结构耗尽层延伸到衬底，可提高击穿电压；也可缓解自加热效应，提高器件的稳定性和可靠性。TPSOI（oxidetrenchesonpartialSOI）电荷槽可提高埋层电场，从而提高耐压2026/2/3732.5SOI基功率集成器件b)SBOPSOI结构5.阶梯埋氧层SOI基LDMOS结构双面阶梯埋氧层SOI结构：可以阻挡横向电场对电荷的抽取，在每个阶梯处积累大量反型电荷，可增强埋层电场，提高器件耐压。a)BODSSOI结构单面阶梯型埋氧层：阶梯提高了横向耐压；同时，刻蚀掉源极下方的埋氧层，缓解了器件的自加热效应。2026/2/3742.5SOI基功率集成器件b)部分埋氧层PSOISJ-LDMOS结构6.SOI基超结LDMOS3D结构PSOISJ-LDMOS结构：在衬底中引入部分埋氧层，不仅可以消除衬底辅助耗尽对SJ电荷平衡的影响，而且还可以消除自加热效应。a)含动态缓冲层SOISJ-LDMOS结构SOISJ-LDMOS结构：通过介质槽在埋氧层界面积累电荷，埋氧层按变化的电场收集附加电荷，在SJ和衬底之间形成一个动态缓冲层，收集的电荷可以补偿n柱区，使得SJ保持电荷平衡，以获得更高击穿电压和低导通电阻。2026/2/3752.5SOI基功率集成器件利用两个埋氧层承受耐压，并且多晶硅下界面的电荷可增强第二埋氧层的电场，提高器件耐压。7.复合埋层SOI(CBLSOI)LDMOS高压器件埋层是由两个氧化层及其间多晶硅构成的复合层2026/2/3762.5SOI基功率集成器件8.薄硅层阶梯漂移区SOI(SDRSOI)高压器件特点：阶梯可调制漂移区电场，改善埋氧层的横向电场分布，并增强埋氧层的纵向电场，提高器件的纵向击穿电压；漂移区的浓度较高，可降低器件的Ron·A。SDRSOI结构有效缓解高压器件的BV与Ron·A之间的矛盾。在阶梯处出现新的峰值电场，调制漂移区电场，可提高器件的横向击穿电压习题1．常见的横向高压MOS型器件有哪些？有何结构特点？2．横向器件的工作机理及与纵向器件是否相同？3．何谓RESURF技术含义？可用于哪些器件？4．何谓REBULF技术含义？可用于哪些器件？

5．如何避免LIGBT的闩锁效应？6．何谓功率器件的优值？通常有几种表征方法？7．采用SOI衬底材料制作PIC有何好处？SOI是怎样形成的？8．SOI基功率器件有哪些优点与缺点？9．怎样克服SOI基横向器件的自加热效应？10．SOI横向高压器件采用介质场增强技术的结构有哪些？并说明其特点。11．GaNHEMT的结构和工作原理与硅MOSFET有何不同？12．试确定200V的LDMOS所需的n-漂移区的浓度和厚度（不考虑终端的影响）。挑战性拓展1．以图2-8所示的单RESURFLDMOS结构为例，假设衬底掺杂浓度为1.5×1014cm-3，外延层掺杂浓度为8×1014cm-3，厚度8

m，漂移区长度都为60

m。试建立器件结构模型，分析器件的横向和纵向电场分布、击穿电压及导通电阻。2．在上题基础上，取外延层掺杂浓度为2×1015cm-3，ptop层表面掺杂浓度为2×1016cm-3，结深为2

m，分析双RESURFLDMOS的横向和纵向电场分布、击穿电压及导通电阻。2026/2/377本章习题与拓展第三章功率集成电路工艺功率集成电路基础本章内容BCD工艺简介3.1BCD工艺中的核心器件3.2BCD工艺中的关键技术3.3BCD工艺流程3.4其他BCD工艺3.5功率集成技术前沿3.63.1BCD工艺简介

BCD（Bipolar-CMOS-DMOS）工艺是当前功率集成电路主要采用的工艺。1985年，意法半导体的工程师开创了在同一芯片上集成了双极型器件、CMOS器件、DMOS器件的第一代BCD工艺。

BCD工艺融合了双极型器件的低噪声、高精度和大电流密度特性，CMOS器件的高集成度、低功耗、易逻辑控制的优势，以及DMOS器件的高耐压、快速开关、高输入阻抗、强驱动能力、良好的热稳定性等特点。BCD工艺难点：1、高压器件和低压器件、双极工艺和CMOS工艺的相互兼容问题2、双极型器件、CMOS器件、DMOS器件等器件的隔离问题3、为节省成本，BCD工艺的工艺优化，标准化和模组化发展BCD工艺发展方向：高压高密度高速低功耗BCD工艺核心器件：双极型器件CMOS器件DMOS器件3.2BCD工艺中的核心器件双极型晶体管和MOS晶体管典型BCD工艺下的双极型器件结构典型BCD工艺下的CMOS器件结构

双极型晶体管能够通过基极电流的较小变化，实现集电极电流的大幅变化，具有卓越的跨导能力和开关特性。随着制造与设计水平的不断进步，采用高密度CMOS工艺和高性能双极工艺相结合的BiCMOS工艺逐渐得到应用，并为后续的BCD工艺发展奠定了基础。

典型BCD工艺下的CMOS器件包括NMOS和PMOS，分别处于独立的阱中。CMOS工艺是现如今集成电路芯片生产的主流工艺，广泛应用于设计处理器、微控制器、计算机内存、基带芯片等。3.2BCD工艺中的核心器件双扩散MOS晶体管（DMOS）DMOS是一种用于功率放大和开关应用的半导体器件，其结构和工作原理类似CMOS器件。

DMOS可分为垂直双扩散MOS（VDMOS）和横向双扩散MOS（LDMOS）两种。DMOS性能由导通电阻（Rds(on)）、阈值电压及击穿电压等参数决定。其中LDMOS器件通过减小Rds(on)优化开关特性，该指标是BCD工艺的核心之一。注：BCD工艺包含的器件通常有低压MOS管、高压MOS管、不同击穿电压的DMOS管、纵向BJT、横向BJT、肖特基二极管、阱电阻、多晶电阻、金属电阻等，部分工艺还集成了带电可擦可编程只读存储器EEPROM和结型场效应管JFET。典型BCD工艺下的DMOS器件结构3.3BCD工艺中的关键技术一、隔离技术

功率集成电路中存在不同电压等级的器件，不同电压等级的器件之间需要采用必要的隔离，确保器件之间不产生相互干扰。pn结隔离技术：最简单、成本低，普遍应用于功率集成电路中全介质隔离技术：隔离面积小，并且具有最佳的隔离性能混合隔离技术：降低了介质隔离的工艺难度，隔离效果较pn结隔离技术有一定优势3.3BCD工艺中的关键技术1、PN结隔离技术PN结隔离技术利用PN结反偏时呈高阻的特性实现集成电路器件间的相互电性隔离，包括自隔离技术和结隔离技术。（1）自隔离技术（2）结隔离技术自隔离技术利用高压器件内部漂移区和衬底之间自然形成的反偏pn结来实现高压隔离。结隔离技术利用外延层和衬底形成pn结提供衬底隔离，再通过深扩散形成隔离岛，将器件做在隔离岛内，从而将每个器件分隔。采用自隔离技术的LDMOS器件结构采用结隔离技术的LDMOS器件结构优缺点自隔离技术结隔离技术优点工艺简单、成本低隔离效果可控、耐压较高缺点隔离能力弱、适配场景有限工艺复杂、有寄生电容3.3BCD工艺中的关键技术2、全介质隔离技术全介质隔离是指在器件底部和侧壁都用绝缘介质隔离形成封闭的隔离岛，从而实现真正意义上的物理隔离。在器件侧壁，目前主要采用硅局部氧化（LocalOxidationofSilicon，LOCOS）隔离、浅槽隔离（ShallowTrenchIsolation，STI）以及深槽隔离（DeepTrenchIsolation，DTI）。在器件底部，一般采用SOI（SiliconOnInsulator，绝缘体上硅）衬底来实现隔离。

采用全介质隔离技术的LDMOS器件结构全介质隔离与体硅工艺的pn结隔离相比特点：SOI工艺的沟槽横向隔离能够有效减小隔离区域的面积、减小高低压区域之间的横向漏电；SOI工艺的埋氧层隔离能够隔绝衬底与有源区之间的电流路径，防止闩锁发生，有效降低与衬底相关的寄生效应。3.3BCD工艺中的关键技术（1）LOCOS隔离技术（2）STI隔离技术（3）DTI隔离技术LOCOS隔离存在场氧边缘形成鸟嘴和场注入的横向扩散等问题，应用受限。改进的技术有回刻的LOCOS隔离技术、SOI多晶硅密封隔离技术等，但仍有缺陷。STI隔离利用氮化硅掩膜经过淀积、图形化、刻蚀硅后形成槽，并在槽中填充淀积氧化物，用于与硅隔离。该方法被广泛用于双极型器件隔离。对于厚膜SOI，提出DTI隔离技术，DTI是在器件之间刻出深度大于3μm的沟槽，随后采用二氧化硅或多晶硅回填，并采用刻蚀等方法使之平坦化。3.3BCD工艺中的关键技术3、混合隔离技术混合隔离示意图混合隔离是结合前述两种隔离方法得到的，更适合多种隔离场景的BCD工艺。器件侧壁：采用全介质隔离，例如，LOCOS隔离、浅槽隔离以及深槽隔离等器件底部：采用反偏pn结隔离混合隔离大的优点是可以使器件的尺寸缩小，芯片面积利用率得到提高。混合隔离既降低了介质隔离的工艺难度，隔离效果较pn结隔离也有很大优势。3.3BCD工艺中的关键技术二、高压互连技术功率集成电路中总是需要传输高压信号，自然也就存在传输这些信号的互连金属线或多晶硅。为实现将低压端信号传输到高压端，高压互连线（HighVoltageInterconnection，HVI）通常需跨过LDMOS和高低压隔离区表面的部分区域。当互连线上偏置着高压时，互连线、氧化物、衬底三者形成的金属-绝缘体-半导体（MIS）结构会感应电荷至器件内部，导致可靠性问题，如高压LDMOS器件的源侧栅电极场板末端电场急剧增大，严重影响高压器件和高低压隔离区的击穿电压。功率集成电路中主要的高压互连技术有：厚介质层互连技术、掺杂优化技术、场板技术、自屏蔽技术3.3BCD工艺中的关键技术1、厚介质层互连技术2、掺杂优化技术核心影响：高压互连效应对器件击穿电压的影响，与互连线到器件表面的距离强相关（距离越近，影响越显著，越容易击穿）。解决方案：增大介质层厚度原理：通过增厚介质层，增大互连线与器件表面距离，减少互连线下电荷量，削弱对器件击穿特性的负面影响

局限：过厚介质层会产生大台阶高度，导致金属跨台阶时减薄，引发电迁移、断铝等可靠性问题工艺优化方向：多层金属布线优化结终端扩展结构（掺杂优化）核心影响：高压互连效应可等效为

器件漂移区掺杂浓度大幅增大，最终导致器件耐压降低。解决方案：掺杂浓度调控补偿原理：在漂移区添加反向掺杂区域，可有效补偿高压互连效应带来的等效掺杂浓度增大，从而实现减小电场峰值和削弱互连电荷对结构耐压的不利影响上图设计实现耐压提升方法：（1）在源端P阱周围增设优化设计的低掺杂P层（2）搭配源场板效果：在低掺杂P层形成近乎均匀的电场，显著减小高压互连效应导致的电场峰值，提高器件击穿电压3.3BCD工艺中的关键技术3、场板技术CS-FPN沟道DMOS剖面图工艺目的：场板技术可以减小高压互连效应造成的电场峰值。场板技术分类：（1）沟道阻断型场板（ChannelStopperFieldPlate，CS-FP）

（2）单层多晶浮空场板（3）多层多晶浮空场板（4）卷形阻性场板（ScrollshapedResistive-Field-Plate，SRFP）（5）偏置多晶场板（BiasedPolysiliconFieldPlate，BPFP）多晶硅材料的场板位于低掺杂外延层上方的绝缘层中，可以在高压集成电路中阻断横向沟道。二氧化硅层相对于外延层有负电势，在外延层表面产生了P型反型区。如果没有场板，高压互连线产生的P型反型层会使P隔离区与P阱连通，产生寄生的电流通路。CS-FP对于器件的表面电场与电势线的分布也有一定的优化作用，减小了高压互连对器件的影响。3.3BCD工艺中的关键技术3、场板技术具有单层和双层多晶浮空场板的LDMOS结构剖面图具有SRFP结构的二极管单层多晶浮空场板利用多个排列在氧化层表面的浮空场板减小高压互连线的影响，从而提高器件的击穿电压。双层多晶浮空场板结构在单层基础上增加了第二层多晶浮空场板，通过电容耦合作用可以屏蔽高压互连线的高压影响，在衬底表面实现近似线性的电势变化，优化衬底表面的电场分布。具有SRFP结构的二极管在场氧层上引入卷形阻性多晶硅场板。对于无卷形阻性场板的传统结构，器件易在栅极场板末端发生击穿，采用卷形阻性场板结构后，避免了电压漂移现象的发生。3.3BCD工艺中的关键技术4、自屏蔽技术高压集成电路结构示意图自屏蔽技术可以从根本上避免高压互连线带来的不利影响。该技术中高压互连线避免直接跨越高压结终端，因而不会因为高压互连线上的高电压造成电场聚集，从而在不增加额外屏蔽结构的同时有效屏蔽了高压互连效应。图（a）给出了传统高压集成电路结构示意图，高压互连线跨过电平位移器件的漂移区和高压结终端（HighVoltageJunctionTermination，HVJT），导致高压结构的击穿电压降低。图（b）所示的自屏蔽高压集成电路结构，高压互连线为内互连，没有跨过器件漂移区和高压结终端，该结构不需要额外的互连屏蔽结构，其击穿特性仅取决于器件pn结的耐压。3.4BCD工艺流程典型BCD（Bipolar-CMOS-DMOS）器件结构如图所示，从左至右分别为LDMOS、CMOS和BJT，器件采用自隔离结构。BCD工艺中需要加入推结工艺，在离子注入后需要通过热扩散进行推阱以形成需要的漂移区或体区分布，推阱步骤对器件的耐压、导通电阻、阈值等关键参数具有重要影响。BCD工艺自1986年由意法半导体率先研制成功以来，经过三十多年的发展，已经从第一代发展到第十代，线宽从4um发展到90nm,如今已成为功率集成电路制造的主流工艺技术。其线宽不断减小的同时，采用了更加先进的多层金属布线系统，以及向着标准化、模块化发展。3.4BCD工艺流程BCD工艺发展过程中的代表性工艺1、ABCD工艺在基于硅栅的第一代BCD工艺出现前，已经出现过一款基于金属栅的工艺，被命名为ABCD（AnalogBipolarCMOSDMOS）工艺。2、BCD1工艺BCD1工艺将VDMOS硅栅工艺与传统结隔离工艺相结合，使得NPN、PNP、CMOS和功率DMOS等器件可集成于同一芯片中。3.4BCD工艺流程3、BCD3工艺（特征尺寸1.2um）4、BCD5工艺

随着超大规模集成电路（VLSI）技术的特征尺寸的不断减小，标准工艺技术不断提高，现有高压功率器件工艺中体区所需的高温推阱过程与标准工艺并不兼容。为了解决高压功率器件与VLSI技术不兼容的矛盾，发展出0.6μm的第五代BCD（BCD5）工艺。5、BCD6工艺

BCD6工艺具有孪阱（TwinWell）和掩埋n阱（合称为三阱），基于0.35μmCMOS工艺平台构建在p-/p+衬底上，无须同之前的功率工艺一样设置特定的外延层和结隔离。BCD3工艺器件结构剖面图3.5其他BCD工艺1、SOIBCD工艺SOICMOS和体硅CMOS器件剖面图基于SOI的功率集成电路工艺相较于体硅技术，在单个器件的制备方面，SOI技术通过引入埋氧（BuriedOxygen，BOX）层的方法实现了有源区和衬底之间的隔离，而体硅器件的有源区直接制备在硅衬底上。SOI技术通过生长氧化层的方法切断了不同部件之间的电气连接，实现了有源区和衬底之间、不同规格器件之间的物理隔离。SOIBCD工艺技术优势：（1）SOI技术完全消除了闩锁效应（2）SOI技术具有较低的寄生电容（3）SOI技术可以有效减小器件的面积（4）SOI技术具有良好的隔离效果SOIBCD工艺技术难点：SOI衬底工艺复杂、成本高，SOI基高压器件难以形成。3.5其他BCD工艺

SOI-BCD工艺结构图1、SOIBCD工艺关键埋氧层和SiO2隔离层工艺示意图在汽车电子领域中，由于汽车环境下具有苛刻条件，需要高性能和长寿命的电子元件，SOI-BCD工艺的高耐压、低功耗和高可靠性使其成为汽车电子的理想选择。在医疗设备领域，SOI-BCD工艺可用于制造人工关节和心脏起搏器等需要高精度和高可靠性的电子器件。SOI-BCD工艺还可以应用于电力控制、高速数据通信和移动设备等领域，提供更高可靠性和更低功耗的解决方案。SOIBCD工艺应用方向——举例3.5其他BCD工艺2、集成LIGBT器件的BCD工艺在当前的BCD工艺中，主要的高压功率开关器件是LDMOS，但LDMOS的导通电阻对于照明、电机驱动和半桥逆变等应用而言相对较大。横向绝缘栅双极型晶体管（LIGBT）具有更低的导通电阻，在电流密度大的功率开关应用场合中成为更好的选择。LIGBT通过将LDMOS的漏区n+替换为p+，从而在集电极端引入了pn结。在一定条件下，形成双极载流子导电模式，因此存在电导调制作用，具有较低的导通压降。在LIGBT的集电极、漂移区和衬底之间存在一个寄生的PNP三极管。在器件工作过程中，该寄生三极管会导通，从而向衬底注入空穴电流，就可能发生闩锁现象。因此，LIGBT并没有在体硅工艺中作为功率器件广泛普及。3.5其他BCD工艺2、集成LIGBT器件的BCD工艺SOILIGBT结构由于埋氧层的存在，SOILIGBT能够有效地隔离衬底与有源层，从而完全消除硅基LIGBT中由衬底注入的空穴-电子对。此外，采用介质隔离的SOI技术易实现器件之间以及高、低压单元之间的完全电气隔离。具有n+侧墙的槽隔离厚膜SOIBCD工艺剖面结构图下图是集成了低压NPN、低压CMOS和高压LIGBT的BCD工艺剖面结构。由于SOI-LIGBT优越的隔离性、较低的开关损耗、高集成度和较低的寄生效应，其有望更多地被应用于中低压功率集成电路中。3.6功率集成技术前沿GaN基单片功率集成技术宽禁带半导体GaN功率器件：高击穿电场强度、高热导率、高饱和电子漂移速度、强的抗辐射能力、低功耗Si基GaN器件技术优势：（1）Si作为衬底比蓝宝石和SiC价格更低廉（2）通过外延技术可在更大尺寸的Si衬底上得到GaN外延片（3）大直径Si基GaN晶圆可以利用现有成熟的Si工艺技术和设备实现大批量GaN基器件制造（4）Si衬底的电阻率远小于蓝宝石和SiC衬底（5）GaN-Si材料有助于GaN基功率器件与现有Si基光电器件和数控电路等集成Si基GaN器件工艺难题：（1）GaN材料与Si衬底材料之间的晶格失配较大，在高压条件下，器件的缓冲层泄漏电流会导致器件抗击穿能力下降（2）Si基产线中要避免GaN器件制造过程中对CMOS工艺线造成污染习题及挑战性拓展习题1．BCD工艺集成多种器件的好处是什么？2．LOCOS隔离技术的主要缺陷是什么？3．BCD工艺的互连存在什么难点？主要的解决方法有哪些？4．寄生MOS管是如何形成的？挑战性拓展1．SOI基的BCD工艺有什么优势？应该如何在体硅和SOI基BCD工艺之间选择？2．相比单层场板，多层场板为何能够实现更高的工作电压？第四章功率器件驱动电路功率集成电路基础本章内容栅控功率器件及开关特性4.1栅极驱动电路4.24.3栅极驱动电路基本单元栅极驱动关键技术4.44.1栅控功率器件及开关特性结构及工作原理VDMOS的结构IGBT的结构(1)垂直双扩散金属氧化物半导体(VDMOS)结构：n+n-pn+结构,电流垂直流动。特点：开关速度快，无电导调制效应，导通电阻较大。工作原理：VGS=0时，栅极下方的p体区表面不会产生沟道，此时VDMOS处于截止状态；VGS>VT时，p体区表面出现强反型，形成N型导电沟道，VDMOS进入导通状态；VGS大小不变，当VDS较小且VDS<VGS-VT时，VDMOS处于线性区。(2)绝缘栅双极型晶体管(IGBT)结构：在VDMOS的漏极下增添p+区，也就是集电极。特点：五层三结结构，结合了MOSFET的高输入阻抗和双极型晶体管的大电流能力，具有电导调制效应。工作原理：VGE>VGE(th)时，会在p基区表面感应出电子形成反型层，从而在p基区形成导电沟道，IGBT处于导通状态；VGE>VGE(th)且VCE<VGE-VGE(th)时，IGBT工作在饱和区，随着VCE的增大，集电极电流IC线性增大；VGE≤0时，p基区的反型层消失，电子通路被切断，IGBT进入关断过程；VCE<0时，p基区和n-漂移区之间的pn结正偏，p+区和n+缓冲区之间的pn结反偏承受外加反向电压，IGBT处于反向阻断状态，其中只有微小的漏电流。4.1栅控功率器件及开关特性

IGBT开关等效电路建模二极管箝位感性负载下IGBT开关等效电路电路结构：(1)驱动电路：包含驱动器、栅极电阻(2)功率回路：包括IGBT、续流二极管D、负载电感LO、直流电源VBUS和电路中寄生电感等效的杂散电感LS。工作过程：当驱动电路输出VCCL时，门-射极电压VGE增大，使IGBT导通；反之，当驱动电路输出VSS时，门-射极电压VGE减小，使IGBT关断。4.1栅控功率器件及开关特性

IGBT开通过程根据IGBT的开关特性，将IGBT的开通过程细分为6个阶段（阶段a～f）a.关断状态（t<t0）VGE=VSS，此时VGE＜VGE(th)，IGBT承受着全部直流母线电压且集电极电流为零，即VCE=VBUS，IC=0，负载电流IL通过续流二极管续流。b.门极充电延迟（t0<t<t1）当IGBT的门-射极电压VGE低于其阈值电压VGE(th)时，IGBT一直处于关断状态。当门-射极电压VGE达到阈值电压VGE(th)时，IGBT就会依据其转移特性和输出特性而导通。c.电流上升（t1<t<t1A）门-射极电压VGE高于阈值电压VGE(th)，IGBT逐渐导通，负载电流IL开始从续流二极管流向IGBT。此阶段中，续流二极管一直有电流流过，IGBT集电极电位被箝位到直流母线电压VBUS。由于集电极电流迅速上升，会在功率回路的寄生电感LS上感应出压降，此压降会导致IGBT上的电压减小。4.1栅控功率器件及开关特性

IGBT