电子信息专业电子科技公司硬件工程师实习报告

电子信息专业电子科技公司硬件工程师实习报告一、摘要2023年7月10日至2023年8月27日，我在一家电子科技公司担任硬件工程师实习生，主要负责XX系列开发板的信号完整性测试与调试。通过全周期参与PCB设计验证流程，完成了4块样板的阻抗匹配优化，使高速信号眼图抖动值从210ps降低至85ps，符合设计指标要求。期间应用了ADS仿真工具进行信号完整性仿真，累计完成72次仿真模型搭建与参数调优，提炼出高频段传输线匹配设计可复用算法。还参与了射频模块调试，使用示波器测量并修正了2处电源完整性问题，确保模块动态功耗控制在150mW以内。这些实践加深了对SI/PI问题的量化分析能力，掌握了从仿真到实物的调试方法论。二、实习内容及过程2023年7月10日入职，在硬件部门跟着导师做XX系列开发板的信号完整性项目。刚开始主要是熟悉项目文档，看原理图和PCB设计，导师让我帮忙核对高速信号层的阻抗控制，用的都是50欧姆单端和差分线。7月15号开始上手仿真，用ADS搭建了USB3.0和以太网的信号完整性模型，发现仿真眼图抖动超标，设计里差分对长度不匹配，把最长的两段差分线从240mil调到245mil后，仿真抖动降到110ps左右，跟规格书里200ps的要求差不多了。8月初样板寄过来，8月5号开始测板。第一个问题出现在DDR5内存接口，眼图毛刺特别多，测了眼高眼宽都不到规格的一半。查了设计文件，发现去耦电容选型不对，电源平面跟地平面耦合电容只有10nF，不够大。临时加了两个22nF的电容在BGA附近，重新测试后毛刺明显减少，抖动降到130ps，虽然还是没达标，但导师说这是因为PCB走线太长，得重新布局。后来我帮忙整理了阻抗控制检查清单，把关键信号比如高速接口、时钟线的阻抗偏差控制在5%以内。还遇到过电源完整性问题，某个射频模块上电时电压跌落超0.5V，怀疑是去耦电容失效。用示波器探头测，发现最远的电容响应慢，就加了个1uF的瓷片电容在IC旁边，跌落恢复到0.2V，这个经验后来在仿真里也验证了，给模型里增加了更近的电容模型，仿真结果更准了。整个过程就是跟着项目走一遍，从设计验证到实物调试，印象最深的是怎么把仿真参数和实际测试结果对应起来。比如USB3.0的SATA差分对，仿真时线长误差5%就会导致信号质量下降，实际测板时也得先核对走线长度。导师说硬件设计都是一点点经验积累起来的，比如电源平面分割，画图时没多想，但测板时才发现某个模块的噪声特别大，原来是跟其他高速信号靠太近了。实习期间觉得最大的挑战是调试时没头绪，比如眼图抖动突然变差，得一个参数一个参数排查，最烦的是接地设计，有时候加个0.1uF的电容就能解决问题，但不知道放哪。最后学会用近场探头测电磁场分布，这个工具挺实用的。虽然最后没完全解决DDR5问题，但把整个调试流程走了一遍，比学校里做实验深多了。公司的培训机制其实一般，没人系统地讲高速设计规范，都是看导师怎么改，有时候改了也不解释为什么，得自己问。建议可以多搞点设计评审会，让新人也能了解关键决策过程。岗位匹配度上，我之前做射频多一些，这次主要搞信号完整性，虽然都算高速，但侧重点差挺多，比如PCB布线规则和射频不太一样，得重新学。这次经历让我意识到硬件设计不是画图那么简单，每个细节都可能影响最终结果，比如阻抗控制差1%信号可能就通不过。以后想往系统级走，但得先把信号完整性搞扎实，打算补补EMC方面的知识，现在看资料说电源完整性和信号完整性关联很大，得系统学。三、总结与体会这8周在公司的经历，感觉就像把学校里学的理论知识装进了模子里，看着它们变成手里能跑的板子。7月10号刚来时，对着原理图和PCB还是懵的，导师让我核对阻抗，连TDR是什么都不太清楚，只能先背个50欧姆、90欧姆的常用值。后来7月15号第一次用ADS做USB3.0仿真，眼图抖动200ps远超规格，把差分对长度从240mil调到245mil后，抖动降到110ps，虽然离规格书200ps还差得远，但第一次看到仿真跟实际有点像，心里挺受鼓舞的。这种把设计参数一点点调到最优的过程，跟学校做实验完全不一样，真实世界的问题复杂得多，比如8月初测DDR5时，眼图毛刺那么大，查半天才发现是去耦电容不够，临时加了两颗22nF电容才把电压跌落从0.7V降到0.2V，这个教训让我记到现在，电源完整性真不是随便凑合的。实习最大的收获是学会了怎么“啃硬骨头”。遇到射频模块上电电压跌落超0.5V的问题时，试了半天都不行，最后用示波器探头一个个测，发现最远的1uF电容响应慢，就在IC旁边加了个1uF瓷片电容，电压跌落立马恢复到0.2V，这个经验后来在导师的指导下才明白，电源平面分割和去耦电容布局太重要了。从这时候开始，我对接地设计、信号层分割这些细节特别敏感，比如画图时就会多想一层，问自己“如果测板会不会出问题”，这种心态转变挺大的，感觉自己真的从学生变到职场人了，责任感也重了。这次经历也让我更清楚自己想要什么。原来觉得硬件就是画图加调试，来了之后发现系统级思维更重要。比如做信号完整性时，不仅要管线自己，还得管电源、接地、甚至相邻信号，这种全局观念在学校学得不多。现在看导师整理的阻抗控制检查清单，才明白为什么高速设计那么讲究层叠、线宽线距，以前背公式时根本体会不到。这让我意识到，想做好硬件，光懂原理还不够，得像师傅带徒弟那样，一个个细节抠过来。对职业规划来说，这次实习把我的兴趣从纯粹的射频拉到了高速信号完整性这边。公司现在做5G产品，对SI/PI要求特别高，但我也看到资料说，未来6G可能更依赖集成度和AI，硬件会跟软件结合更紧。所以接下来打算系统补课，先把眼里的高速基础打牢，比如差分信号、阻抗控制、电源完整性这些，再学学EMC，打算年底考个PMP或者CPRE，提升项目管理能力。实习时导师提过，硬件工程师以后可能要带团队做系统方案，现在想想，光会做板子确实不够。这段经历就像个催化剂，让我更清楚路该怎么走，虽然知道后面还有很长的路，但至少方向更明确了。四、致谢在公司这8周的实习，能顺利完成工作，离不开不少人的帮助。感谢公司提供了实践平台，让我有机会把课堂上学到的信号完整性、阻抗匹配这些理论用到实际项目中。特别感谢我的导师，从刚开始带我熟悉项目文档，到后来指导我排查DDR5内存和射频模块的调试问题，每步都挺耐心，给我讲了很多学校里没教但工作中特别有用的经验，比如怎么根据眼图特征