神经形态芯片实现类脑低功耗计算

神经形态芯片实现类脑低功耗计算汇报人：***（职务/职称）日期：2026年**月**日神经形态计算概述神经形态芯片核心技术低功耗设计方法芯片架构设计材料与工艺选择算法与芯片协同优化性能评估指标目录典型应用场景当前技术挑战前沿研究进展产业化现状标准与生态建设未来发展方向总结与展望目录神经形态计算概述01类脑计算的基本概念与原理仿生神经网络结构类脑计算通过模拟人脑神经元与突触的脉冲信号传递机制，实现存算一体架构，突破传统冯·诺依曼架构的“内存墙”瓶颈，显著降低数据搬运能耗。基于脉冲神经网络（SNN）的异步事件驱动特性，仅在输入触发时激活计算单元，静态功耗可低至0.42毫瓦（如Speck芯片），适合边缘计算场景。引入注意力机制等高级神经动力学模型，使芯片能根据输入重要性动态调整计算资源（如DVS128任务功耗降低60%），提升能效比达1000倍以上。低功耗与并行处理优势动态适应性1980年代卡弗·米德提出神经形态计算概念，2013年瑞士团队研制首款硅锗突触芯片，突触性能差异仅4%，实现哺乳动物神经网络模拟。从医疗（人工视网膜）到军事（无人机决策），2025年上海类脑产业集聚区将推动芯片在智能制造、自动驾驶等领域的规模化落地。从理论探索到工程化应用的演进路径，涵盖材料革新、器件设计及系统集成三大阶段，推动类脑计算从实验室走向产业化。早期理论奠基2019年清华大学“天机”芯片登上《自然》封面，验证异构融合架构可行性；2023年英特尔HalaPoint系统支持1280亿突触，逼近生物脑规模。关键技术突破应用场景扩展神经形态芯片的发展历程与传统计算架构的对比分析能效与延迟优势神经形态芯片采用事件驱动机制，典型功耗为毫瓦级（如Speck芯片0.7mW），而传统GPU执行相同视觉任务功耗高达瓦级，能效提升3个数量级。脉冲神经网络支持微秒级时间分辨率（如DVS传感器），适用于实时处理场景，而传统架构因时钟同步机制引入额外延迟。架构与算法协同存算一体设计消除数据搬运开销，交叉阵列结构（如阻变器件阵列）可实现矩阵乘加运算的硬件原位加速，而冯·诺依曼架构需频繁访问内存。动态计算框架（如Sinabs工具链）支持SNN算法与硬件协同优化，而传统深度学习依赖固定计算图，难以适应输入动态变化。可扩展性与挑战复杂氧化物阻变器件（如氧空位迁移机制）具备纳米级微缩潜力，但需解决一致性与集成工艺问题；传统CMOS工艺成熟但面临物理极限。类脑芯片需开发专用编译工具（如IBMTrueNorth生态），而传统架构依赖通用编程框架（如CUDA），生态系统成熟度差异显著。神经形态芯片核心技术02脉冲神经网络(SNN)实现原理生物神经元模拟SNN采用类生物神经元模型（如LIF模型），通过膜电位积分-发放机制模拟真实神经元的动态特性，当膜电位超过阈值时产生离散脉冲信号，实现时空信息编码。异步事件驱动神经元仅在接收到输入脉冲时才触发计算，无全局时钟同步机制，这种异步特性显著降低功耗，更接近生物神经系统的工作模式。时空信息处理SNN通过脉冲时序编码（TemporalCoding）和频率编码（RateCoding）传递信息，利用脉冲时间精确性保留输入数据的时空特征，适用于动态信号处理。通过脉冲时序依赖可塑性（Spike-Timing-DependentPlasticity），根据突触前后神经元脉冲的时间差动态调整突触权重，实现无监督局部学习。STDP学习规则采用忆阻器（Memristor）或相变存储器（PCM）模拟生物突触的权重变化，实现纳米尺度下的低功耗突触权重更新。非易失性存储器应用在硬件层面模拟短时程可塑性（STP）和长时程可塑性（LTP），支持突触强度的短期动态调节与长期记忆存储。多模态可塑性集成通过交叉阵列（CrossbarArray）结构实现高密度突触连接，支持大规模并行计算，同时保持突触状态的独立可调性。可扩展性设计突触可塑性模拟技术01020304事件驱动计算机制仅对输入脉冲事件进行响应，90%以上神经元在多数时间处于静默状态，避免传统神经网络的全连接持续计算带来的能耗浪费。稀疏激活特性通过异步电路设计消除时钟树功耗，结合门控电源技术，使芯片静态功耗降低至微瓦级，适合植入式设备应用。动态功耗管理脉冲事件触发即时计算，无需等待完整数据帧，延迟可控制在毫秒级，满足脑机接口等场景的实时性要求。实时信号处理低功耗设计方法03采用异步电路设计，仅在需要时激活相关电路模块，避免时钟同步带来的额外功耗开销。事件驱动机制消除传统同步设计中全局时钟树的功耗，减少信号传输过程中的能量损耗。无全局时钟网络结合异步电路特性，根据任务负载动态调整工作电压，实现更精细的功耗管理。自适应电压调节异步电路设计技术近阈值电压运算亚阈值工作区晶体管工作在开启电压临界点，显著降低动态功耗，英特尔Loihi2处理器通过该技术实现单突触操作能耗低至皮焦耳量级。01自适应电压调节根据负载动态调整供电电压，浙江大学达尔文3代芯片在轻载时电压可降至0.5V以下，使235万神经元阵列能效比提升10倍。漏电流抑制采用高阈值电压单元隔离非活跃区域，自动化所Speck芯片通过体偏置技术将静态漏电流控制在纳安级。时序容错设计结合错误检测与恢复电路，补偿近阈值区时序偏差，确保脉冲神经网络在低压下的可靠计算。020304稀疏编码与通信优化模仿生物神经元脉冲发放特性，仅对显著特征进行稀疏脉冲传递，清华大学"天机"芯片通过该技术减少90%无效数据通信。脉冲稀疏化编码基于AER（地址事件表示）协议实现脉冲动态路由，IBMTrueNorth系统利用该机制使1280亿突触的通信功耗降低3个数量级。事件驱动路由采用差分脉冲编码和熵编码压缩突触连接数据，中科大团队通过量子传感器监测的突触动态连接模式优化存储密度达4倍。突触权重压缩芯片架构设计04脉冲编码电路采用基于事件的脉冲编码方式，将输入信号转换为离散的脉冲序列，模拟生物神经元的动作电位发放机制，显著降低静态功耗并提高信息处理效率。泄漏积分-发放模型（LIF）多模态集成神经元核心电路设计通过可配置的电容电阻网络实现神经元膜电位的动态积分与阈值触发，支持参数可调以适应不同任务需求，如时间常数和发放阈值。整合电导调制、光电耦合等混合信号处理单元，使单个神经元核心能同时处理多种模态的输入信号（如视觉、触觉），提升环境交互能力。突触阵列拓扑结构可重构交叉开关网络利用忆阻器或浮栅晶体管构建非易失性突触权重阵列，支持动态重构连接路径，实现类脑的可塑性拓扑，适用于稀疏连接和全连接场景。局部与全局连接平衡通过分层设计（如局部微柱+全局长程连接）模拟大脑皮层的连接模式，兼顾低延迟通信与大规模并行处理需求。脉冲时序依赖可塑性（STDP）硬件实现突触权重的自适应调整机制，根据前后神经元脉冲的时间差动态更新权重，支持无监督在线学习。能效优化布线采用3D堆叠或近内存计算架构减少数据搬运能耗，结合事件驱动通信协议，将突触激活功耗降低至纳焦耳级别。片上学习机制实现梯度近似计算通过模拟电路逼近反向传播的梯度计算，避免传统数字计算的硬件开销，如使用脉冲宽度调制（PWM）表示权重更新量。在线误差反馈环路集成局部误差检测单元（如差分放大器），实时调整突触权重和神经元参数，支持强化学习等动态任务场景。混合精度训练结合模拟域的前向推理与数字域的权重微调，在保证学习精度的同时降低片上存储需求，适用于边缘端部署。材料与工艺选择05新型忆阻器材料应用HfOx二元氧化物与CMOS工艺高度兼容，具有优异的阻变性能和稳定性，适用于大规模集成，可实现低功耗和高速操作，是当前主流忆阻器材料之一。具有丰富的氧空位调控特性，可实现多阻态存储，适用于模拟生物突触的连续权重更新，适合神经形态计算应用。基于相变机理实现阻态切换，具有非晶态与晶态之间的快速转换特性，适用于高密度存储和高速计算场景。SrTiO3多元复杂氧化物GeTe和SbTe基硫系化合物通过直接键合实现多层芯片的垂直互连，减少传统引线键合的寄生效应，提升数据传输效率，适合异构集成（如逻辑-存储堆叠）。在芯片内部形成垂直导电通道，缩短互连距离，降低延迟和功耗，是实现高密度3D堆叠的关键技术之一。避免高温工艺对底层电路的损伤，确保忆阻器等敏感器件性能不受影响，适用于多层异质结构的制造。将计算单元与存储单元在同一芯片内垂直堆叠，突破传统2D架构的“内存墙”限制，显著提升能效比和算力密度。3D集成制造工艺混合键合技术TSV硅通孔工艺低温集成工艺单片3D集成工艺节点选择考量制程兼容性需确保忆阻器等新型器件与现有CMOS工艺节点的兼容性，避免因材料或结构差异导致集成失败或性能下降。先进工艺节点（如14nm及以下）可提升集成密度和速度，但需权衡漏电流增加带来的静态功耗问题。成熟工艺节点（如28nm）在量产成本和良率上更具优势，适合对算力要求适中但需大规模部署的神经形态芯片。功耗与性能平衡成本与良率算法与芯片协同优化06采用离散脉冲信号传递信息，模拟生物神经元的动态特性，通过脉冲时间依赖可塑性(STDP)实现突触权重自适应调整，具备事件驱动和稀疏计算优势。01040302生物启发学习算法脉冲神经网络(SNN)借鉴大脑多巴胺奖赏系统，构建基于环境反馈的在线学习框架，使芯片能够通过试错自主优化决策策略。强化学习机制模拟生物突触的赫布可塑性，仅依赖相邻神经元活动更新连接权重，避免传统反向传播的全局误差传递，降低内存带宽需求。局部学习规则整合视觉、听觉等跨模态信息处理机制，实现类脑的感知-决策闭环，提升复杂环境下的适应性。多模态感知融合硬件友好型算法设计异步事件驱动基于神经元的脉冲发放事件触发计算，避免传统时钟同步的固定周期运算，实现动态能耗优化。定点量化技术采用低比特宽(如4-8bit)数据表示和计算，在保证精度的前提下压缩存储空间，提升片上内存利用率。稀疏化计算通过神经元激活稀疏性和突触连接稀疏性设计，减少冗余运算和内存访问，显著降低芯片功耗。算法-架构协同设计方法支持多种神经元模型(如LIF、Izhikevich)的动态切换，适应不同算法需求，提升硬件资源利用率。采用存内计算架构消除冯·诺依曼瓶颈，将突触权重存储与乘加运算在物理层面融合，减少数据搬运能耗。构建多级局部内存网络，匹配神经网络的层级化数据访问模式，降低全局内存访问延迟。根据神经网络层间工作负载特征，实时调整电压频率和计算单元激活数量，实现细粒度能效优化。计算-存储一体化可重构计算核分布式内存hierarchy动态功耗管理性能评估指标07功耗敏感场景能效比是衡量神经形态芯片在单位功耗下计算能力的关键指标，尤其适用于智能传感器、可穿戴设备等电池受限场景，如清华“启明”类脑芯片实现28TOPS/W的超高能效。能效比(TOPS/W)评估散热设计关联高能效比直接决定芯片散热需求，车载和工业物联网场景中，3.2TOPS/W以上的能效比可显著降低冷却系统复杂度，延长设备持续运行时间。存算一体优势神经形态芯片通过模拟生物突触的存算一体特性，消除传统冯·诺依曼架构的数据搬运能耗，如异步感算一体芯片Speck静息功耗仅0.42毫瓦，动态计算时达0.7毫瓦级超低功耗。基于注意力机制的神经形态动态计算框架（如Speck芯片）可在时间维度调整脉冲发放模式，实验显示其任务精度提升9%同时功耗降低60%，解决传统SNN的“动态失衡”问题。脉冲动态计算支持参数实时更新的神经形态硬件（如忆阻器突触阵列）可实现类似生物神经系统的持续适应能力，在ResNet-50等模型部署中保持85%以上精度。在线学习能力类脑芯片采用事件驱动的稀疏计算模式，仅在输入刺激时激活神经元，避免无效运算，如AER编码减少90%以上的数据传输量，显著提升学习效率。稀疏事件驱动010302学习精度与效率平衡通过融合ANN的离线训练与SNN的在线推理优势，类脑芯片在语音识别等任务中实现毫秒级延迟下的95%+识别准确率。异构计算优化04实时性指标分析并行计算架构类脑芯片的突触阵列支持大规模并行乘加运算（MACC），在图像分类任务中实现单次推理20TOPS算力输出，确保复杂环境下的实时响应。通信开销控制采用神经拟态通信协议（如AER）的芯片间脉冲传输，将自动驾驶场景中的多传感器数据融合延迟控制在5毫秒内，满足L4级实时决策需求。微秒级响应全异步设计的神经形态芯片（如Speck）利用事件驱动机制实现微秒级视觉信息处理，较传统GPU的帧处理模式延迟降低两个数量级。典型应用场景08智能传感器网络基于MoS2光电特性的仿生神经元可模拟视网膜光适应机制，用于智能手环/眼镜等设备，实现85.7%准确率的生物信号处理，同时将能耗控制在2.82nJ/脉冲级别。可穿戴健康监测移动终端AI加速如InnateraPulsar处理器通过SNN架构将边缘AI推理延迟降低100倍，支持语音识别（84.7%准确率）和图像分类，功耗比传统方案低500倍。神经形态芯片的超低功耗特性（如NeuRRAM芯片能效比传统方案高7-13倍）使其适用于工业物联网中的分布式传感器节点，实现毫瓦级功耗下的实时环境监测与数据分析。边缘智能设备应用机器人自主决策实时环境交互IBMNorthPole芯片的5倍能效提升使服务机器人能在本地处理视觉（99%数字识别率）和语音输入，无需云端依赖，响应时间缩短至毫秒级。动态路径规划复旦团队DRAM仿生神经元的时空编码特性可模拟生物神经元内在可塑性，使机器人适应复杂地形时功耗降低至传统GPU方案的1%。多模态感知融合NeuRRAM芯片支持CNN/SNN混合架构，让机器人同步处理激光雷达、IMU等多源数据，图像重建误差减少70%。自主学习优化类脑MCU的脉冲时序编码机制使机器人能像人类神经系统一样通过经验调整行为策略，合肥产线案例显示其训练能耗下降90%。脑机接口系统高精度神经信号解码二维半导体DRAM的泄漏电流模拟特性可捕捉μV级脑电波动，香港理工合作项目验证其解码效率比硅基CMOS提升3倍。复旦仿生神经元模块的积分-放电机制实现0.1ms级响应，满足瘫痪患者运动控制需求，功耗较传统方案降低两个数量级。MoS2光电神经元的光敏感性调节功能可模拟视网膜神经节细胞，在视觉假体中实现明暗环境自适应的光信号编码。低延迟双向交互自适应刺激反馈当前技术挑战09规模化集成难题类脑计算依赖神经元间的动态通信，传统冯·诺依曼架构的总线互连方式难以支持突触的并行信号传输，导致延迟和能耗增加。互连带宽瓶颈神经形态芯片需要模拟大量神经元和突触连接，但现有半导体工艺的晶体管密度难以满足高仿生度的集成需求，尤其在实现百万级神经元时面临物理空间和散热问题。晶体管密度限制新型忆阻器等神经形态元件与传统CMOS工艺的集成存在兼容性问题，需开发混合制造技术，增加了量产难度和成本。工艺兼容性差可靠性与稳定性问题神经形态芯片依赖模拟电路特性，但制程波动会导致器件参数（如电阻、阈值电压）不一致，影响计算精度和可重复性。器件变异敏感类脑计算的模拟信号易受环境噪声（如温度、电磁干扰）影响，需设计复杂的纠错电路，但会牺牲能效比。噪声干扰显著长期使用中，忆阻器或相变材料等突触器件可能因电迁移、热效应等出现性能衰减，导致突触权重漂移或失效。突触塑性退化010302部分神经形态材料（如有机半导体）在高温或高湿环境下易老化，需封装技术突破以延长芯片寿命。长期稳定性不足04编程与调试困难缺乏统一编程模型神经形态芯片的脉冲时序编码与传统二进制编程范式差异大，现有工具链（如SpikingNeuralNetwork框架）尚未形成行业标准。实时调试复杂度高芯片运行中动态脉冲信号难以捕捉，传统逻辑分析仪无法直接观测突触权重变化，需开发专用仿真器和可视化工具。算法-硬件协同优化难神经形态算法（如STDP）需针对特定硬件特性调整参数，但缺乏自动化设计工具，依赖人工试错，效率低下。前沿研究进展10采用二硫化钼（MoS₂）材料模拟视网膜-大脑协同机制，实现光信号到电脉冲的直接转换，具备边缘检测与记忆存储功能，功耗仅为传统数字系统的1/1000。国际最新研究成果墨尔本皇家理工大学神经形态视觉芯片基于尖峰神经网络（SNN）架构，采用事件驱动型突触核设计，通过异步脉冲通信实现视觉/音频处理的实时响应，能耗比传统MAC阵列降低90%以上。BrainChip公司Akida处理器IP浙江大学"悟空"类脑计算机集成960颗神经拟态芯片，支持20亿脉冲神经元与千亿突触的并行计算，整体功耗控制在2000瓦级，达到猕猴大脑规模。达尔文3代芯片集群系统2014国内重点研究团队04010203中科院自动化所李国齐团队研发Speck类脑系统级芯片，融合动态视觉传感器与神经形态计算，采用全异步架构实现0.42mW静息功耗，支持注意力机制驱动的动态能效调节。北京理工大学唐鑫团队突破有机神经材料与CMOS工艺集成难题，开发640×512像素焦平面阵列成像芯片，实现32万像素级"感存算一体"神经形态视觉处理。浙江大学脑机智能实验室构建15台刀片服务器组成的"悟空"系统，通过达尔文3代芯片实现千亿级突触可塑性调控，建立国际最大规模脉冲神经网络硬件平台。中科院-自动化所联合团队提出神经形态动态计算理论框架，在Speck芯片上验证基于脉冲时序依赖可塑性（STDP）的在线学习机制，典型任务功耗低至0.7mW。突破性技术进展有机-硅基异构集成工艺北理工团队开发非破坏性光刻技术，实现微米级有机体异质结材料图案化，解决神经形态器件与标准CMOS工艺兼容性难题。事件驱动型感算一体架构中科院Speck芯片采用DVS传感器与SNN协同设计，以微秒级时间分辨率处理动态视觉信息，消除时钟空翻带来的能耗开销。多模态神经形态计算国际研究证实MoS₂材料缺陷态可同时实现光感知、脉冲发放与突触权重更新，为仿生视觉-记忆融合系统提供新材料基础。产业化现状11主要厂商产品对比英特尔Loihi2采用预研的4nm制程工艺，集成128个神经形态核心，支持动态稀疏计算，在脉冲神经网络(SNN)训练任务中能效比达传统GPU的1000倍，支持异步事件驱动架构，适用于实时感知场景。IBMTrueNorth基于28nm工艺的百万神经元芯片，采用事件驱动型架构，单芯片功耗仅70mW，支持256x256交叉开关阵列，在图像分类任务中实现毫秒级延迟，但缺乏可编程性限制了应用范围。西井科技SNN1000国内首款商用神经形态芯片，采用12nm工艺集成2048个脉冲神经元核，支持动态突触可塑性调节，在物流分拣场景中实现98.7%识别准确率的同时功耗降低83%。商业化应用案例智能安防领域英特尔的KapohoBay系统部署于东京地铁，通过Loihi芯片实现实时人流分析，处理1080P视频流功耗仅3.2W，较传统方案节能90%以上，且延迟控制在8ms内。01工业质检场景西井科技与海尔合作部署的SNN1000芯片组，在冰箱生产线缺陷检测中实现每秒1200帧的处理速度，误检率低于0.5%，能耗仅为原GPU方案的1/20。医疗健康监测BrainChip的Akida芯片被集成于可穿戴ECG设备，通过脉冲神经网络实现心律失常实时分析，本地处理功耗<1mW，数据无需上传云端即可完成95%以上准确率的诊断。自动驾驶感知Prophesee与梅赛德斯-奔驰合作的EVK4系统，采用事件相机+神经形态芯片架构，在极端光照条件下的物体检测延迟缩短至传统方案的1/1000，功耗降低两个数量级。020304市场规模预测预计到2026年神经形态芯片在工业自动化领域的渗透率将达18%，主要受益于其对时序信号处理的天然优势，在预测性维护场景可节省40%以上能耗。垂直行业渗透率与传统AI加速器的异构计算方案将成为主流，到2027年约35%的边缘AI设备将采用神经形态协处理器，特别在需要持续学习的IoT终端表现突出。技术融合趋势亚太地区将成为最大市场，中国"脑计划"专项推动下，预计神经形态芯片在智慧城市项目的应用规模年复合增长率将保持在67%以上。区域发展差异标准与生态建设12行业标准制定进展中国电子技术标准化研究院联合北京大学、中科院自动化所等单位发布《类脑计算芯片测评方法》，填补了神经拟态计算领域标准化空白，为芯片性能评估提供统一方法论。标准涵盖计算精度、能效比、实时性等核心指标，建立脉冲神经网络（SNN）专用测试基准，推动类脑芯片从实验室走向产业化应用。通过参与IEEE等国际组织标准研讨，推动中国类脑计算标准与国际互认，为全球神经形态芯片技术路线收敛奠定基础。首个团体标准发布测评体系构建国际标准接轨清华大学团队开发支持脉冲神经网络（SNN）与人工神经网络（ANN）混合编程的编译器，实现神经形态芯片指令集自动优化，计算效率提升40%以上。编译优化工具北京大学研发类脑专用HDL语言"BrainHDL"，支持异步事件驱动电路设计，降低神经形态芯片研发门槛。硬件描述语言复旦大学推出数字孪生脑平台NeuroArch，提供神经元动力学仿真、突触可塑性建模工具链，支持全脑规模神经回路模拟。仿真平台开源中科院自动化所发布SNN训练框架"SpikeFlow"，集成梯度替代与时序编码算法，适配主流神经形态芯片架构。算法-硬件协同工具开源工具链发展01020304开发者社区建设01.产学研联盟上海成立类脑智能产业创新发展联盟，联合高校、芯片企业与医疗机构，建立技术共享与专利池机制，加速成果转化。02.开放竞赛平台浙江大学基于"悟空"类脑计算机举办国际类脑算法挑战赛，吸引全球300+团队参与脉冲神经网络创新应用开发。03.培训认证体系中国电子技术标准化研究院推出"类脑计算工程师"认证，涵盖芯片设计、算法开发、系统集成等全栈能力培养。未来发展方向13混合计算架构探索开发同时支持ANN（人工神经网络）和SNN（脉冲神经网络）的编译工具链，解决传统深度学习模型向事件驱动计算的平滑迁移问题，如IBMTrueNorth的众核设计支持多模态数据处理。脉冲神经网络兼容结合CPU/忆阻器/光存储等异构计算单元，构建动态可重构的混合架构，如英特尔Loihi2与传统AI芯片的协同计算，实现存算一体与冯诺依曼架构的优势互补。异构硬件融合通过仿生神经元器件（如浙江大学研发的可重构MOTT忆阻器）模拟生物神经元的动态响应特性，降低硬件开销50%以上，为混合系统提供生物真实性的硬件基础。生物-硅基接口优化新型材料突破方向忆阻器性能提升华中科大团队开发的浮点精度忆阻存算系统支持FP32计算，解决传统忆阻器数值精度瓶颈，在热传导方程求解中实现116倍能效提升，为科学计算提供新范式。室温量子材料应用北京量子院利用钙钛矿微腔实现室温激子极化激元计算，无需低温环境即可完成92%准确率的手写识别，为超低功耗全光神经形态架构开辟路径。电化学晶体管创新西湖大学团队通过ECRAM晶体管与忆阻器融合，仅靠器件状态调控即可切换多种生物神经元放电模式（如簇发放电），大幅降低神经形态芯片的电路复杂度。柔性生物兼容材料开发可植入的柔性电子材料（如导电聚合物），降低脑机接口中电极对脑组织的机械损伤与热效应，实现长期稳定的神经信号采集与处理。应用场景拓展预测边缘实时决策南京大学频分复用计算（FMC）方案支持16通道图像并行处理，延迟降低90%，适用于自动驾驶紧急避障等毫秒级响应场景，突破冯诺依曼架构的串行