MOSFET 泄漏电流组成

MOS晶体管泄漏电流组成及原因MOS晶体管泄漏电流组成主要由反向偏置区域中的少数载流子漂移/扩散以及雪崩效应产生的电子空穴对所引起pn结的反向偏置漏电流.1.受到掺杂浓度和结面积的共同影响;2.BTBT(带间隧穿,Bandtobandtunneling):强掺杂pn结中反向偏置漏电流的主要来源。3.带间隧穿指的是电子直接从p区价带区穿越至n区导带区的过程。当电场强度超过1E+6(V/cm)时，BTBT效应将显著增强。热平衡下pn结能带图外加电压下的强掺杂pn结能带图反向偏置pn结漏电流主要由反向偏置区域中的少数载流子漂移/扩散以及雪崩效应产生的电子空穴对所引起pn结的反向偏置漏电流.1.受到掺杂浓度和结面积的共同影响;2.BTBT(带间隧穿,Bandtobandtunneling):强掺杂pn结中反向偏置漏电流的主要来源。3.带间隧穿指的是电子直接从p区价带区穿越至n区导带区的过程。当电场强度超过1E+6(V/cm)时，BTBT效应将显著增强。热平衡下pn结能带图外加电压下的强掺杂pn结能带图abVd=Vbi=a+b

亚阈值漏电流（Subthresholdleakage）亚阈值(弱反型):0<Vgs<Vth,晶体管处于亚阈值或弱反型状态。1.少数载流子的浓度虽小却不为零。当|Vds|典型值>0.1V时，漏极-衬底pn结成为电压降的主要承受者；2.亚阈值漏电流以扩散电流为主:由少数载流子从源区向漏区的扩散过程决定。

a.漏极诱导势垒降低（DIBL）是亚阈值漏电流产生的重要原因，在高漏极电压和短沟道器件中尤为明显;

b.Vthroll-off（Vth滚降或阈值电压滚降）:随着沟道长度的减小，MOS器件的阈值电压会逐渐下降。NEW&SCE阈值电压外加电压下的强掺杂pn结能带图亚阈值漏电流（Subthresholdleakage）在目前的CMOS技术中，亚阈值泄漏电流ISUB比其他泄漏电流分量大得多。这主要是因为现代CMOS器件中的VT相对较低。Vgs<VT时亚阈值漏电流大小与Vgs呈指数关系：亚阈值摆幅S=1/m，当漏极电流变化10倍时所需的栅极电压增量，值越小说明器件的栅控能力越强，功耗越低，理想值为59.6mV/dec。（由热电压VT=kT/q（约26mV）和玻尔兹曼分布决定。）栅极氧化层隧穿电流随着工艺节点变小，栅氧化层变薄，SiO电场变强。在高电场条件下，电子有可能从衬底隧穿至栅极，再经由栅极穿过栅氧化层隧穿回衬底，从而形成栅氧化层的隧穿电流。存在两种主要的隧穿机制：F-N（拉尔夫·福勒与罗特哈·诺德海姆)隧穿效应，其中电子穿过三角形势垒；以及直接隧穿(DirectTunneling），其中电子穿过梯形势垒。F-N隧穿直接隧穿量子力学中，粒子波函数可在势垒区呈现指数衰减。对于宽度为d的矩形势垒，穿透概率表达为：

P=e^(-2d\h)*sqrt(2m(V0-E))

其中V0​为势垒高度，E为粒子能量。该公式显示：即使E小于V0，势垒变窄或粒子质量减小时，隧穿概率显著提高。‌FN隧穿典型电场范围‌：在超薄SiO₂介质层中，起始电场通常在6-7MV/CM‌左右。例如，对3nm厚的SiO₂膜进行的研究表明，隧穿电流在Vg=2V时开始显著出现‌。直接隧穿则是指费米能级附近的载流子直接穿过整个势垒的过程，发生在较薄绝缘层（~1-3nm）和中等电压下。隧穿系数vs电压电流密度比vs氧化层厚度栅极致漏极泄漏电流（GIDL）栅漏重叠区域下的强电场导致了深度耗尽区以及是的漏极和阱交界处耗尽层变薄，以具有p型衬底的NMOS晶体管为例：1.当在栅极端施加负电压时，正电荷仅在氧化物-衬底界面处聚集，使得衬底上的空穴大量积累，从而在表面形成了一个掺杂浓度高于衬底本身的p区。因此沿着漏极-衬底接触的耗尽区在靠近表面的位置变得相对较薄，2.图(a)显示了在漏极-衬底界面表面形成的薄耗尽区；(b)则描绘了由于雪崩效应和带间隧穿效应（BTBT）所产生的载流子所引发的GIDL电流。当耗尽区变薄且电场较强时，这两种效应便会发生。在栅极下方的漏极区产生了少数载流子，这些载流子在负栅极电压的作用下被推向衬底，导致漏端到衬底的漏电流。热载流子注入漏电流热载流子注入效应在衬底与氧化物界面附近的高电场作用下，电子或空穴被激发。这些电子或空穴随后穿越衬底-氧化物界面，进入短沟道器