电路与系统电子科技公司电路工程师实习报告

电路与系统电子科技公司电路工程师实习报告一、摘要2023年7月10日至2023年8月27日，我在电路与系统电子科技公司担任电路工程师实习生。期间，负责完成3个模拟电路调试项目，包括2个低噪声放大器设计（增益提升12%，噪声系数降低3dB）和1个滤波器优化（截止频率精度达±0.5%）。通过应用SPICE仿真工具对10个关键电路模块进行仿真验证，将理论参数与实际测试值偏差控制在2%以内。掌握了PCB布局布线对信号完整性的影响分析方法，总结出高频信号层间耦合抑制的3项设计原则，可应用于后续高速电路设计。二、实习内容及过程2023年7月10日入职，公司主要做高精度模拟电路开发，我的岗位是电路工程师助理。跟着师傅做了3个项目，第一个是低噪声放大器调试。给的是一款增益约20dB的电路，测试时发现实际增益只有18dB，而且噪声系数比仿真高1dB。花了2周时间排查，发现是输入端电容选型问题，导致高频段阻抗不匹配。改用C0G电容后，增益回升到20.5dB，噪声系数降到3.2dB，跟仿真结果误差小于1%。这个过程中用了ADS软件做阻抗匹配仿真，对S参数理解更深了。第二个项目是滤波器优化。客户要求把一个带通滤波器的通带宽度从100MHz扩展到120MHz，我负责修改版图。原设计是5层板，我把耦合电容布局调整了，把接地过孔密度增加了30%，重新铺铜。测试数据表明，新版本在122MHz处仍能通过3dB点，而插入损耗只增加了0.2dB。师傅说高速电路设计里，信号完整性太重要了，差分对长度偏差不能超过0.1mm。遇到的最大困难是调试高压模块时，怎么确保EMS安全。有一次测试一款输出电压28V的电路，第一次上电就闻到焦糊味，查是功率MOS管栅极驱动电阻太大，导致开关损耗超标。后来学用示波器看栅极波形，还看了公司内部的安全操作手册，明白共模反馈对高压电路的影响。这个经历让我知道，理论上0.1%误差的仿真，实际调试可能要应对5%以上的波动。做项目时发现公司培训有点欠缺，比如EMC测试流程没人带，我自己查资料做方案时走了不少弯路。建议新员工可以搞个“师徒制”，让资深工程师带1个月测试实操。还有岗位匹配度问题，我实际做版图比画原理图多，但学校课程没怎么教铺铜技巧。如果学校能加些企业真实案例课就更好了。三、总结与体会这8周，从2023年7月10日到8月27日，感觉像是从学校到行业的缓冲垫，踩得有点实，也学到不少真东西。实习最大的价值是让我把学校学的《射频电路》和《模拟电子技术》活用了起来，特别是调试那块，课本上1%的误差，实际中可能得盯到0.1dB。比如低噪声放大器项目，理论增益20dB，测试出18dB，不是电阻不准那么简单，是面包板引线寄生参数捣鬼，后来改用同轴电缆接测试仪才接近仿真值。这种从抽象到具体的转化，比单纯做题有感觉多了。做滤波器优化时遇到过挫折，第一次版图布线导致通带边缘不陡峭，师傅让我用Keysight的PNAX矢量分析仪重新测，数据点要密到100kHz一个点才能看出问题。原来学校实验台扫频仪精度不够，对信号完整性细节一知半解。现在明白为啥企业要搞毫米级误差控制，高频电路里0.1mm的走线偏差可能直接影响阻抗匹配。这种对精度的敬畏心是学校实验室给不了的。行业趋势上，公司用的ADS和MATLAB版本比学校实验室新不少，特别是EMC预兼容设计那部分，我跟着工程师搞了3天仿真，学到的耦合路径分析技巧，现在看相关资料都觉得简单了。感觉未来混合信号这块是机会，学校课程里ADC/DAC设计就讲得浅，这次参与项目时才发现采样率、过采样率这些参数实际调试中互相影响有多大。下学期打算啃《高速数字设计》那本书，顺便考个PMP证书，虽然跟技术不直接相关，但感觉工程师也需要项目管理思维。心态转变挺明显的，以前做实验觉得数据对得上就行，现在明白测试失败是常态，比如高压模块调试时，第一次上电参数漂移5%以上，跟师傅聊才懂是共模电压引入干扰。现在写仿真报告会留更多余量，做版图会反复用SI9000看眼坐标系。这种从学生思维到职场人的责任感，感觉抗压能力也强了点。以后做毕设或者找工作，这种“问题导向”和“数据驱动”的做事方式肯定是我的优势。致谢2023年7月10日至8月27日的实习期间，我在电路与系统电子科技公司得到了宝贵的成长机会。感谢公司提供平台，让我接触实际项目。特别感谢我的导师，在低噪声放大器调试和滤波器优化项目中给予指导，分享的阻抗匹配技巧和版图布线经验对