《数字逻辑基础与Verilog HDL》全套教学课件

第1章

数字电路基础第1章

数字电路基础第2章

逻辑门第3章

逻辑函数及组合逻辑电路第4章

常用组合逻辑电路及层次化设计第5章VerilogHDL设计基础第6章

存储记忆器件第7章

常用时序逻辑电路第8章

时序逻辑电路及数字系统设计第9章

脉冲波形的产生和整形第10章

数模转换器和模数转换器全套可编辑PPT课件

电子技术发展史数字电子技术由来信息的表示及传输时钟的作用及产生数制及码制概述二进制数补码数制转换12345678概念基础码制与编码话题1：逻辑电平VH(max)VH(min)VL(max)VL(min)逻辑１逻辑01VIHVOH1TTL电平VOL00VIL2.4VTH21.50.80.45V0VVOH(min)VIH(min)VIL(max)VOL(max)逻辑电平是数字系统中非常重要的一个概念。你是怎么理解的？逻辑电平有三十几种。举例2种，并说出其高、低电平的范围？作答正常使用主观题需2.0以上版本雨课堂主观题10分话题2：数字电路中信息的表示2nbit2位3位n位0001101101000001010011100101110111波形?clkA1000111000011110101数字波形携带的信息100010110001101011111000ABC数制看到10这个数字您觉得应该是多少？10216任意ABCD提交投票最多可选1项十进制二进制十六进制展开求和展开求和整数：除2取余小数：乘2取整整数：除16取余小数：乘16取整（或先转换成二进制）分组替代替代又快又准27.251十进制数10100.011二进制数十六进制数3D.BE

十进制整数转换成二进制整数的方法----除2取余，十进制小数转换成二进制小数的方法----乘2取整。依此类推:十进制转换成N进制数的方法，只要把上面方法中的数2换成数N即可。对错AB提交单选题10分

带符号的二进制数的表示“0”正数“1”负数原码Signed-Magnitude+1700010001-17

10010001符号+数值码+000000000-010000000话题1：二进制数补码的由来（2’scomplement）符号位就是其模数，权值为-2n-1，紧跟的后面的就是其数值位，权都为正数。按权展开就是对应的补码。-3

原码

1011-3补码1101-23×1+22×1+20×1=-3+3

原码

0011+3补码0011-23×0+22×1+20×1=+3-17

原码

110001-17补码101111-25×1+23×1+22×1+21×1+20×1=-17+17

原码

010001+17补码010001-25×0+24×1+20×1=+17163基于模数原理10-5=510+7-12=5(N)COMP为2n-|N|N的补码n位二进制数1011-0111=0100（11-7=4）1011+1001=10100（11+9-16=4）舍去进位1111-71001+9二进制数补码的求法基于模数原理原码符号位不变数值位按位取反加1简单求法1000(N)COMP：2n-|N|N10000-0111-7原码1111补码1001100110000=1111+111110111+11001n位二进制数：n位二进制负数N二进制补码优点原码➕1

反码符号位不变

数值位取反补码

0补码

0000原码

0000、1000反码

0000、1111带符号的n位二进制数的范围

原码（－2n－1～

2n－1－1）反码（－2n－1～

2n－1－1）

补码（－2n～

2n－1－1）

补码使运算电路的结构简化带符号二进制数的表示方法有：原码、反码、补码。请填空。+15的8位原码[填空1]

、反码[填空2]、补码

[填空3]；

-15的8位原码[填空4]

、反码[填空5]

、补码[填空6]

作答正常使用填空题需3.0以上版本雨课堂1.3.3带符号二进制数的表示填空题30分-17的补码为101111，则-17的8位补码表示为？11101111111011111011110010001111ABC提交单选题30分

二进制补码

符号位的扩展原码表示时最左边为符号位，数值部分中多余部分填0即可。反码、补码表示时，数值部分多余的高位应该填入符号位的值，称为符号位的扩展。比如：

-17补码为101111则-17的8位表示为11101111按权展开

-27×1+26×1+25×1+23×1+22×1+21×1+20×1=-17+17补码为010001则+17的8位表示00010001-27×0+24×1+20×1=+17

二进制小数补码的求法二进制数与十进制之间进行转换时是整数和小数分开进行，然后写在一起。即二进制数中的小数点不占位数，是我们加上的说明。所以对于带小数的二进制数的补码求法与整数方法是一样的—即取反加1。如：-7.5原码1111.1000

取反1000.0111

+1

-7.5补码1000.1-23×1+2-1×1=-7.5写出75，28、－75、－28的补码，8位表示。

[填空1]

[填空2]

[填空3]

[填空4]

作答正常使用填空题需3.0以上版本雨课堂填空题40分编码码制ASCII“A”数

6501000001编码码制图像颜色文字符号……二进制符号符号00➕✖01➖➗10✖➕11➗➖码是什么？为什么要有码？1.3.4码制及编码编码信息码数字码二进制码有权码无权码十进制码有权码无权码ASCII十进制数码8421码2421码5421码余3码余3循环码000000000000000110010100010001000101000110200100010001001010111300110011001101100101401000100010001110100501011011100010001100601101100100110011101701111101101010101111810001110101110111110910011111110011001010BCD码（Binarycodeddecimal）十进制代码无权码十进制数码余3循环码00010101102011130101401005110061101711118111091010没有竞争－冒险循环码：格雷码(Graycode)，无权码自然码：有权码，最大计数为2n－1

二进制代码自然二进制码循环二进制码00000000000100010010001100110010010001100101011101100101011101001000110010011101101011111011111011001010110110111110100111111000特点任何相邻的两个码组仅有一位代码不同抗干扰能力强主要用在计数器中二进制码->格雷码（编码）最左边一位与自然二进制码的最高位相同，从左向右，依次将二进制码的每一位与左边一位异或(XOR)，作为对应格雷码该位的值。例下面是二进制码1011的格雷码。1⊕0⊕1⊕1二进制码

1 110格雷码最左边一位与格雷码的最高位相同，从左向右，依次将产生的二进制码与下一位相邻的格雷码异或(XOR)，作为二进制码的下一位的值。例下面是格雷码1011的二进制码。1110格雷码⊕⊕⊕1011二进制码BCD码中的余3循环码则根据多余3的原理由相应格雷码得到的。话题1：自然二进制码格雷码自然二进制码格雷码十进制数余三循环码循环二进制码0000000100110001000101011001102011101113010101014010001005110011006110111017111111118111011109101010101011100110009连环有权码：编码与所表示的十进制数之间的转算容易多位的十进制数的BCD代码表示不能省略！不能省略！(0111)8421=0x8+1x4+1x2+1x1=(7)D(1101)2421=1x2+1x4+0x2+1x1=(7)D(10010000)8421=(90)D十进制数23.5对应的二进制数：[填空1]

十进制数23.5对应的8421BCD码：[填空2]

作答正常使用填空题需3.0以上版本雨课堂1.3.4码制及编码填空题10分基本逻辑运算

基本公式及常用公式基本定理逻辑函数表示及逻辑函数的标准形式卡诺图表示及化简无关项逻辑函数的化简12345678数学基础逻辑代数中的三种基本运算与运算（AND）或运算（OR）非运算（NOT）2.2.1三种基本运算条件结果ABY断断没接到水断通没接到水通断没接到水通通接到水

与运算AND逻辑赋值逻辑式逻辑符号真值表条件结果ABY断断没接到水断通没接到水通断没接到水通通接到水条件结果ABY000010100111ABYY=A•B=AB74LS08∵逻辑变量用单个字母表示∴点可以省略ABCY00000010010001101000101011001111Y＝A•B•C＝ABCABYCY=A+B+CABCY00000011010101111001101111011111ABYCAYAY0110Y=AY=A´姚苏：手机解锁，密码，指纹、面部识别任意一个都可以姜新宇或:QQ修改密码有多种验证方式一种验证方式通过就可以修改马志杰去一个地方有很多条路，每条都能通过去石峻逸或：一个小区多个门朱凤浩或:条条大路通罗马马志杰老师，我上周用雨课堂投稿问了一个问题，就是补码它不是反码再加一吗，那正数的原码补码反码为啥会相等呢石峻逸老师，A+AB=(A+A)(A+B)这个式子成立吗非：不发烧才能进超市姚苏与：新冠患者出院条件之一，必须是呼吸道病原核酸检测两次化验都为阴性作答正常使用主观题需2.0以上版本雨课堂你知道与或非了吗？请同学们举出生活中与、或、非的例子。主观题20分

复合逻辑运算与非逻辑或非逻辑与或非逻辑异或逻辑同或逻辑2.2.2复合逻辑运算与非逻辑运算NAND真值表逻辑符号表达式ABYY=(A•B)′Y=(AB)′ABA·BY=(A·B)'0001010110011110请完成下表作答或非真值表逻辑符号表达式与或非异或同或逻辑运算主观题20分真值表逻辑符号表达式ABY或非逻辑运算NORY=(A+B)′ABA+BY=(A+B)'0001011010101110与或非逻辑运算逻辑符号表达式ABCDYABCDY00001000110010100110010010101101101011101000110011101011011011000110101110011110真值表异或运算Y=A′B+AB′ABYY=A⊕BABY000011101110奇数1结果1偶数1结果0Y=A⊕B⊕C同或运算Y=A⊙BABYY=A′B′+ABABY001010100111真值表逻辑符号表达式异或或同或可以用与、或、非实现吗？逻辑门符号里面是什么？

参看平台视频第九章狭义上既指思维的规律，也指研究思维规律的学科即逻辑学广义上泛指规律，包括思维规律和客观规律。1854思维规律布尔代数逻辑代数逻辑公理公理1如果A≠1，则A=0；如果A≠0，则A=1。公理2如果A=0，那么A'=1；如果A=1，那么A'=0。公理30·

0=0；1+1=1公理41·

1=1；0+0=0公理50·

1=1·

0=0；1+0=0+1=1A称为原变量，A'读作A撇或A非，称为A的反变量。公理是不需要证明的，以它为依据可以证明其他定理。公理都是成对的，这也是逻辑代数对偶性的特点。逻辑代数中，用大写字母符号（如A、B……）表示逻辑变量。逻辑变量的取值与实际情况的低或高、关或开、明或暗等两种对立的状态对应，值用1和0表示。如果用A取0值来表示其一种状态，则A取1值就表示了相反的另一种状态。

逻辑代数的基本公式01互反常量与变量重叠律互补律交换律结合律分配律摩根定理还原律2.3.1逻辑代数基本公式和常用公式分组讨论A+BC=(A+B)(A+C)0001000100011111000111110011111101011111请用真值表的方法证明作答正常使用主观题需2.0以上版本雨课堂摩根定律画外：得另眼看待真值表主观题10分A(AB)

＝A(A

+B

)=AB

A＋A

B＝

(A＋A)(A＋B)=1(A＋B)A＋AB＝A(1＋B)＝A

逻辑代数的常用公式

逻辑代数的基本定理

代入定理

反演定理对偶定理2.3.2逻辑代数基本定理代入定理任何一个含有变量A

的等式将所有出现A

的位置都用一个逻辑函数G来替换则等式仍然成立

B(A十C)＝BA十BC

B[(A十D)十C]＝B(A十D)十BC＝BA十BD十BCB(A十D)十BC＝BA十BD十BCG＝A十DG＝BCA+A′=1f(A1,A2,…,An)＋f′(A1,A2,…,An)＝1(AG)′知道两变量的摩根定理(A+B)

=

A

B

用代入定理证明三变量的摩根定理(A+B+C)

=

A

B

C

作答正常使用主观题需2.0以上版本雨课堂视频有错主观题10分将已知逻辑函数Y的

“.”互换“+”

常量“0”互换“1”原变量互换反变量得Y的反函数（补函数）Y

反演定理注意必须保持原来的运算顺序

两个或两个以上变量的“非号”保留不变反演定理函数直接求反Y＝[(A

B)

＋C＋D]

+CY

＝[(A+B

)

·C

·D

]

·C′Y′＝{[(A

B)

＋C＋D]

+C}′＝{[(A

B)

＋C＋D]

}′·C′＝

[(A

B)

＋C＋D]·C′对偶定理将逻辑函数Y中所有“+”互换“·”“1”互换“0”其他不变则得其对偶式YD

如果函数Y和G相等，则其对偶式YD和GD也必然相等,Viceversa。∴

Y＝GYDA＋BC=(A+B)(A+C)YGGDA(B＋C)=AB+ACAB+AC应用摩根定理一个与非门用作反相器两个与非门用作与门三个与非门用作或门或非门的通用性四个与非门用作或门与非门的通用性第2章

逻辑门ABYABYAY门电路中是以高/低电平表示逻辑状态的1/0门电路实现基本逻辑运算、复合逻辑运算的单元电路，如与门、非门、或门…高电平或门与门Y=A+B

YD＝AB高电平正逻辑负逻辑对偶低电平低电平逻辑1逻辑1逻辑0逻辑0正负逻辑对应的门电路

数字系统高低电平如何获得？单开关电路互补开关电路三端器件？SS1S2

二极管门电路

二极管与门

半导体二极管的开关特性

二极管或门PN阳极阴极一、二极管PN结+引线+封装D二极管的等效电路D理想元件PNPNPNPN设

vI

高电平为VIH＝VCC，

低电平为VIL＝0，

D为理想元件，二极管的稳态开关特性当vI＝VIH＝VCC：

D截止

输出电压vO＝VOH＝VCC当vI＝VIL＝0：D导通

输出电压vo＝VOL

＝0PN

开关时间正向恢复时间（开通时间）ton

二极管由截止转向导通所需的时间；反向恢复时间（关断时间）tre二极管由导通转向截止所需的时间.一般ton<<tre二极管动态电流波形treton动态开关特性

二、二极管与门VIH＝3VVIL＝0V二极管VON＝0.7VY=ABVCC=5VRD1ABYD2ABY规定3V以上为“1”0.7V以下为“0”3.7V3V3V0.7V0V3V0.7V3V0V0.7V0V0V

YBA111001010000YBA

三、二极管或门规定2.3V以上为10V以下为02.3V3V3V2.3V0V3V2.3V3V0V0V0V0VYBA111101110000YBAY=A+BRD1ABYD2ABY1.电平偏移:输出的高低电平数值与输入的高低电平数值相差一个二极管的压降，后级的二极管门电路电平偏移，甚至使得高电平下降到门限值以下。2.带负载能力差：当输出端接负载电阻时，输出电平会随负载电阻的变化而变化。二极管构成的门电路只用于IC内部电路

CMOS反相器一、电路结构及工作原理二、电压传输特性和电流传输特性三、输入端噪声容限一、CMOS反相器的电路结构及工作原理1.结构：

T1，T2的开启电压为

VGS（th）P、

VGS（th）N，且|VGS（th）P|＝VGS（th）N

并设VDD>|VGS（th)P|+VGS(th)NT2T12.工作原理当vI＝VIL＝0T2截止T1导通输出电压为高电平VDDvORonRoff小大VILVOHT2T1当vI＝VIH＝VDD

T2导通

T1截止

输出电压为低电平VDDvORoffRon大小VIHVOLT2T1特点

1.无论vI是高电平还是低电平，T1和T2管总是一个导通一个截止的工作状态，称为互补，这种电路结构CMOS电路；2.由于无论输入为低电平还是高电平，T1和T2总是有一个截止的，其截止电阻很高，故流过T1和T2的静态电流很小，故其静态功耗很小。T2T1二、电压传输特性和电流传输特性1.电压传输特性|VGS（th）P|＝VGS（th）N

并VDD>|VGS（th)P|+VGS(th)N

CMOS反相器的电压传输特性vIvOBACDAB段：输入低电平CD段：输入高电平

CMOS反相器的电压传输特性BACDBC段：

CMOS反相器的电压传输特性BC

VDD对电压传输特性的影响2.电流传输特性BC段：AB段：输入低电平CD段：输入高电平

CMOS反相器的电流传输特性vIiDBACDAB段：输入低电平T1导通，T2截止CD段：输入高电平BC段：T1、T2同时导通，有电流iD通过，且在vI＝VDD/2附近处，漏极电流最大

CMOS反相器的电流传输特性vIiDBACDT1截止，T2导通三、输入端噪声容限输入端直流噪声容限(静态噪声容限):指在保证输出高、低电平基本不变时，允许输入信号高、低电平的波动范围。1.定义：（不超过规定范围）2.计算方法VNH=VOH（min）-VIH（min）

输入高电平噪声容限CMOS反相器输入噪声容限示意图VOH（min）输出高电平最小值VIH（min）输入高电平最小值VOL（max）输出低电平最大值VIL（max）输入低电平最大值VNL=VIL（max）-VOL（max）

输入低电平噪声容限

VDD对电压传输特性的影响第3章

逻辑函数及组合逻辑电路CONTENTS目录逻辑函数01逻辑函数的描述方式0203逻辑函数表达式的两种标准形式代码转换乘法电路控制电路检测电路检测4位二进制码中1的个数是否为偶数、奇数设计一电路，只有当温度过冷或过热而且液面位于高于传感器之上时，才能启动化学添加剂通过阀门流入液体中。设计将4位自然二进制码转换为循环码的逻辑电路设计2位二进制数的乘法器，其输入为两个2位的二进制数A1、A0和B1、B0，输出等于两个输入的乘积。函数Y=F

(A,B,C)认识一下

逻辑：这里是指事物间的因果关系。

一个独立的逻辑变量本身是没有什么意义的，但当多个逻辑变量用来表示不同的逻辑状态时，它们之间可以按照事先确定的某种因果关系进行推理运算。

逻辑函数：每个步骤都基于逻辑代数，用逻辑式表示。在逻辑电路中，当输入的取值确定后，输出的取值也随之确定，电路的输出和输入之间的函数关系。如与、或、非等。ABC表示某电路的开关，Y表示灯。

逻辑电路：具体实现逻辑推理功能的电路。逻辑函数一家三口一起为孩子填报志愿，分别用变量A、B、C表示孩子及父母的意愿。同意为1，不同意为0。您如何描述？作答主观题10分真值表ABCY00000010010001101000101111011111逻辑函数式时序图

Y=A(BC)AYBC+·同意1不同意0

逻辑图

志愿填报真值表逻辑式逻辑图波形图卡诺图程序逻辑函数描述方法逻辑函数不同描述方法之间关系及相互转换作答真值表逻辑式逻辑图波形图12435主观题20分真值表→逻辑函数式ABCY00000010010001111000101111011110A=0B=1C=1A'BC=1AB'C=1ABC'=1Y=A'BC+AB'C+ABC'0'·1·1=1写0行不行？ABCY00010010010101111001101111011110逻辑函数式→真值表Y＝AB+A

B+C

Y＝0

0

+0

0+0=1Y＝0

0

+0

0+1=0ABCYY=(A+B'C)'+A'BC'+CABCY逻辑函数式→逻辑图Y=((A+B)'+(A'+B')')'=(A+B)(A'+B')=

(AB'+A'B)=A⊕BABY逻辑图→逻辑函数式ABCYtttt0000001101010110ABCY000001010011100101110111011001011000101111001111波形图↔真值表逻辑函数表达式的两种标准形式最小项最小项之和最大项最大项之积Y(A,B,C)=∑m(1,5,7)=A·B′·C+A·B′·C+A·B·CY(A,B,C)=∏M(0,2,3,4,6)=(A+B+C)·(A+B′+C)·(A+B′+C′)·(A′+B+C)·(A′+B′+C)Y(A,B,C)=AC+B′C

Minterm

最小项个数性质编号在n变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，则称m为该组变量的最小项。2nA′·B′·C′A′·B′·CA′·B·C′A′·B·CA·B′·C′A·B′·CA·B·C′A·B·CA′·B′·C′·D′……A·B·C·Dn变量最小项的个数ABCABCDm0m1m2m3m4m5m6m70001000000000101000000010001000001000000100001100010000101000001001100000001011100000001最小项编号按A、B、C排序的最小项m6是ABC'，按C、A、B排序的最小项m6是CAB'A′B′C′A′B′CA′BC′A′BCAB′C′AB′CABC′ABC最小项的性质①在输入变量的任何取值下，必有一个最小项，而且只有一个最小项的值为1。②任意两个最小项的乘积为0。③全体最小项之和为1。④具有逻辑相邻性的两个最小项的和可以合并成一项并消去一个因子。ABC′+A′BC′=(A+A′)BC′=BC′最小项之和的型式

（标准与或式）逻辑函数式子为乘积之和的形式，不一定包含所有的最小项但每一项必须为最小项Y(A,B,C)=ABC′+BC=ABC′+ABC+A′BCY(A,B,C,D)=AB′C′D+A′CD+AC标准与或式的写法乘1Y(A,B,C)=ABC′+BC=ABC′+ABC+A′BC(A＋A

)Y(A,B,C,D)=AB′C′D+A′CD+ACY(A,B,C,D)=AB′C′D+A′(B＋B

)CD+A(B＋B

)C(D＋D

)1=A＋A

CONTENTS目录逻辑函数表达式的两种标准形式01逻辑函数的变换0203逻辑函数的卡诺图化简04逻辑函数的无关项二.最大项在n变量逻辑函数中，若M为n个变量之和，而且这n个变量均以原变量或反变量的形式在M中出现一次，则称M为该组变量的一个最大项。最大项的个数：n个变量的最大项也有2n个。A、B、C三个变量的最大项,8个最大项的编号：最大项的性质：①在输入变量的任何取值下，必有一个最大项而且只有一个最大项的值为0②全体最大项之积为0③任意两个最大项之和为1④只有一个变量不同的两个最大项的乘积等于各相同变量之和三、逻辑函数的标准型式:或与式(最大项之积)如特点：1.式子为和之积的形式

2.逻辑函数不一定包含所有的最大项,但每一项必为最大项标准或与式的写法：方法：加0，用公式AA

＝0，A＝A＋BB

＝(A＋B)(A＋B)例

将逻辑函数Y＝AC＋BC写成或与式解：五、最小项与最大项的关系任意一对相同编号的最小项

mi

和最大项Mi

m5=AB'C(m5)'=(AB'C)'=A'+B+C'=M5(mi)'=Mi(Mi)'

=mi设：六、标准与或式和或与式之间的关系例(mi)'=Mi逻辑函数的标准或与型为则逻辑函数的标准与或型为例

某函数最小项之和为则其反函数必为标准与或式标准或与式反函数与或式→与非与非式 例1：与或式→与或非式方法：两次求反，用摩根定理。方法：先化为最小项之和的形式，再利用例2：Y=ABC'+B'C+BD=[(ABC')'·(B'C)'·(BD)']'Y=AB+A'C+B'C'=ABC+ABC'+A'BC+A'B'C+AB'C'+A'B'C'=Σm(0,1,3,4,6,7)=[Σm(2,5)]'=

(A'BC'+AB'C)'

逻辑函数表达式的其他形式

6逻辑函数的化简方法公式法

卡诺图法为什么要化简？化简的意义？化简的方法？最简的定义？1234Y=AB'+B+A'B

一.逻辑函数的最简标准：与或式：与非与非式：与或非式：与或式，乘积项最少，

乘积项中的因子最少Y=AC+B'CY=((AC)'(B'C)')'Y=(A'C+B'C')'

二.常用的公式法化简1.并项法利用进行合项。2.吸收法利用,将AB项消去。AB+AB'=AY=AB'+ACD+A'B'+A'CD=A(B'+CD)+A'(B'+CD)=B'+CDY=AB+ABC'+ABD+AB(C'+D')=AB（1+C'+D+(C'+D')）=AB3.消项法利用，消去BC项。4.消因子法利用，消去因子。AB+A'C+BC=AB+A'CY=AC+AB'+(B+C)'=AC+AB'+B'C'=AC+B'C'A+A'B=A+BY=AB'+B+A'B=AB'+B=A+B5.配项法利用,进行配项，以便消去更多的因子。A+A'=1A+A=AY=A'BC'+A'BC+ABC=(A'BC'+A'BC)+(A'BC+ABC)=A'B+BCY=AB'+A'B+BC'+B'C=AB'+A'B(C+C')+BC'+(A+A')B'C=AB'+A'BC+A'BC'+BC'+AB'C+A'B'C=AB'+BC'+A'C莫里斯·卡诺Maurice

Karnaugh几何相邻：逻辑相邻三.逻辑函数的卡诺图化简法问题：能否将逻辑相邻性，与几何相邻性结合起来？卡诺图是使逻辑相邻项在几何位置上也相邻的一种图形三变量（ABC）卡诺图ABC0100011110m0m1m3

m2m4m5m7m6四变量(ABCD)卡诺图ABCD0001111000011110m0m1m3

m2m4m5m7m6m12m13m15

m14m8m9m11m10n变量的卡诺图可由n－1变量的卡诺图采用折叠法构成,如五变量的卡诺图可由四变量的卡诺图折叠得到，五变量（ABCDE）卡诺图降维卡诺图卡诺图的特点相邻两格具有逻辑相邻性。

顶行和底行、左列和右列具有逻辑相邻性。对称于中心轴的两行或两列具有逻辑相邻性。真值表到卡诺图：卡诺图就是真值表的变形。例：输入输出ABCY0

0

0

0

1

1

1

10

0

1

1

0

0

1

10

1

0

1

0

1

0

10

0

1

1

0

0

0

1真值表卡诺图表示逻辑函数例解：ABCD0001111000011110由逻辑函数到卡诺图：2、利用卡诺图简化逻辑函数①卡诺图的性质消去变量D消去变量AC消去变量ABC表示将函数化为最小项之和填卡诺图圈圈圈矩形框圈大圈2n可以重复圈，但每一个新圈中至少有一个新项合并最小项

每个圈对应一个合并项（乘积项）写表达式所有的合并项相或1234卡诺图化简法的步骤②

逻辑函数的完全描述与非完全描述完全描述理论理论上，n个变量的逻辑函数，其输出变量与输入变量的2n种取值组合是完全确定的，即有m种输入变量的取值组合令输出变量的值为1，则有2n-m种输入变量的取值组合令输出变量的值为0非完全描述实际但实际应用中，一些输入变量的取值组合根本就不可能出现，即在某些输入变量的取值组合下，逻辑函数输出变量的值是不确定的，这些取值组合对应的最小项称为无关项。约束项ABCMSML00011100011101011100A

B

C+A

BC

+A

BC+AB

C=0水位高传感器

1001

010

011

101

ABC变量A、B、C分别表示红、黄、绿灯的状态，灯亮为1，灯灭为0，变量L表示停车与否，停车为1，不停车为0。规定任何时刻有且仅有一个灯亮，写出汽车停车逻辑式。或ABC0100011110x1x

11xx0含有无关项的逻辑函数的表示卡诺图真值表最小项之和ABCY000

00110101011

1001101

1100111

ABCD000111100001111001×

00×10×0×

×1×0×

Y=A

B

C

D+A

BCD+AB

C

D

约束条件A

B

CD+A

BC

D+ABC

D+AB

C

D+ABCD+AB

CD+ABCD=0

Y=A

D+AD

无关项在化简逻辑函数中的应用ABCD0001111000011110111111××××××××00ABCD0001111000011110111111××××××××00第4章

常用组合逻辑电路及层次化设计CONTENTS目录组合逻辑电路的分析与设计举例01加法器0203编码器04译码器组合逻辑电路的分析方法组合逻辑电路的分析由逻辑图知逻辑功能实验解析目的方法步骤1.由逻辑图写逻辑表达式2.化简逻辑式3.根据逻辑式列出真值表4.或用实验得出真值表5.由真值表总结逻辑功能分析下图电路的逻辑功能。作答？主观题10分

Y2=((DC)·(DBA))

Y1=((D

CB)·(DB

C

)·(DC

A

))

Y0=((D

C

)·(D

B

))

Y2=DC+DBA

Y1=D

CB+DB

C

+DC

A

Y0=D

C

+D

B

Y2=((DC)·(DBA))

Y1=((D

CB)·(DB

C

)·(DC

A

))

Y0=((D

C

)·(D

B

))

功能分析：当D、C、B、A表示的二进制数小于或等于5时，Y0为1，在6和10之间时，Y1为1，大于或等于11时，Y2为1。判别输入的4位二进制数数值范围？卡诺图为化简后非一致电路X=A？

Y=((AB

)·(A

B))

Z=((AC

)·(A

C))

真值表111011101001110010100000ZYXCBA000011110011110001011010=AB

+A

B=AC

+A

CX=A

Y=((AB

)·(A

B))

Z=((AC

)·(A

C))

对输入的二进制数求反码。最高位为符号位，0表示正数，1表示负数，111011101001110010100000ZYXCBA0000111100111100010110103组合逻辑电路的设计目的组合逻辑电路的设计步骤逻辑抽象器件选型形式变换及实现分析因果关系，确定输入、输出变量定义逻辑状态含义列出真值表SSI基本门电路

MSI数据选择器、译码器、加法器FPGA可编程逻辑器件大规模(FPGA)中规模(MSI)小规模（SSI）SSI—化简MSI—变换FPGA—编程设计一个监视交通信号灯的逻辑电路，电路发生故障时要求发出故障信号，以提醒维护人员前去修理。三盏灯的状态R、A、G故障信号Z灯亮为1，不亮为0；真值表输入变量有故障Z为1，无故障Z为0逻辑抽象输出变量RAG0100011110交通灯监视器逻辑抽象器件选型形式变换及实现若要求用与非门实现与非—与非式Z=((RA'G

+RA+RG+AG)')'=((RA'G)'(RA)'(RG)'(AG)')'方法2：RAG0100011110若要求用与或非门实现与或非式

Z=RAG+RAG+RAG+RAG+RAG=m0+m3+m5+

m6

+

m7

=(m1+m2+m4)

Z=(RAG+R

AG

+RAG)

方法1：Z

=RAG+R

AG

+RAGZ=(RAG+R

AG

+RAG)

设x和y

是两个两位的二进制数，其中x＝

x2x1，y＝

y2y1，

试设计一判别器，当x>y时，输出为1；否则为0，

试用与非门实现这个逻辑要求。其他

04.5数值比较器4.1编码器4.2译码器4.3数据选择器4.4加法器…………常用的组合逻辑电路1.半加器ABCO000

0010

1100

1111

0SA+BCOS

ABΣCOSCOCO=ABS=A

B+AB

=A⊕B2.全加器ABCICOS0000000101010010111010001101101101011111A+ˎBˎS

COCI注意CIS=A

B′·CI+A′B·CI′+AB′·CI′+AB·CI=A

(B⊕CI)+A(B⊕CI)′=A⊕B⊕CICO=A

B·CI+AB′·CI+AB·CI′+AB·CI=(A⊕B)·CI+ABABCIΣCICO

SCO

全加器

的逻辑图74LS183加法器1位加法器半加器全加器多位加法器串行进位加法器超前进位加法器二、多位加法器A3A2A1A0+B3B2B1B0S3S1S0S2CI3CI1CI2CI4COCIi=Coi-11.串行进位加法器A

ˎBˎS

CICO+二、多位加法器1.串行进位加法器CIABΣCOCIABΣCOCIABΣCOCIABΣCOA0B0A1B1A2B2A3B3COS0S3S1S2特点：容易实现、速度慢。2.超前进位加法器（CarryLook－ahead）A0、B0→CI1A1、B1、CI1→CI2A2、B2、CI2→CI3

A4、B4、CI3→CI4快速进位（Fastcarry）加法器CIi=Coi-1A3A2A1A0+B3B2B1B0S3S1S0S2CI3CI1CI2CI4COAiBi=1，COi=1，定义Gi=AiBi为进位产生函数AiBi=0，Ai+Bi=1，COi=(Ai+Bi)CIi=1定义Pi=Ai+Bi为进位传递函数ABCICOS0000000101010010111010001101101101011111

CO=AB+ACI+BCI

COi=AiBi+AiCIi+BiCIi

=AiBi+(Ai+Bi)CIiCoi=Gi+PiCi第i位进位输出的逻辑式CIi与A0~Ai-1，B0~Bi-1的函数关系Coi=Gi+PiCi（1）CIi=Coi-1（2）两个八位二进制数的加法实现

A7A6A5A4A3A2A1A0+B7B6B5B4B3B2B1B0COS7S6S5S4

S3S2S1S0

A7A6A5A4B7B6B5B4A3A2A1A0B3B2B1B0S7S6S5S4S3S2S1S0CO编码器二进制编码器普通编码器优先权编码器二－十进制编码器一、二进制编码器当I0=1,I1=0,I2=0,I3=0,输出Y1Y0=00当I1=1，

I0=0,I2=0,I3=0，输出Y1Y0=01当I2=1，

I0=0,I1=0,I3=0，输出Y1Y0=10当I3=1，I0=0,I1=0,I2=0,输出Y1Y0=111.普通编码器真值表4线-2线编码器Y0Y1I0I1I2I3I0I1I2I30001111000011110I0I1I2I30001111000011110≥1≥1I2I3I1Y1Y04线-2线编码器8线－3线编码器I78线-3线编码器Y2Y0Y1I0I1I2I3I4I5I68线-3线编码器电平有效问题I78线-3线编码器Y2Y0Y1I0I1I2I3I4I5I6I′78线-3线编码器Y2Y0Y1I′0I′1I′2I′3I′4I′5I′6′′′012、优先编码器8—3线优先编码器74LS148高低

YS

=(I0

I1

I2

I3

I4

I5

I6

I7

S)

YEX

=((I0

I1

I2

I3

I4

I5

I6

I7

S)

S)

=((I0+I1+I2+I3+I4+I5+I6+I7)S)

Y2

=((I4+I5+I6+I7)

S)

Y1

=((I2I4

I5

+I3I4

I5

+I6+I7)

S)

Y0

=((I1I2

I4

I6

+I3I4

I6

+I5I6

+I7)

S)

芯片工作状态无输入不工作148功能表选通输入端选通输出端扩展端输入端输出端可以工作且有输入信号输入二

̶十进制编码器74LS147输入低电平有效，输出反码。如I6＝0时，Y3Y2Y1Y0＝1001，为0110的反码译码器唯一地址译码器二进制译码器二-十进制译码器显示译码器代码变换器3位二进制数110的译码电路S1=1，S'2=0，S'3=0工作状态否则，所有输出锁定在高电平二进制译码器n＝3,2n＝83线-8线译码器n线-2n线译码器A2A0A1Y7Y0Y1Y2Y3Y4Y5Y63线-8线译码器当S1＝1，S

2＋S

3＝0时，译码器处于工作状态，输出端的逻辑式为最小项译码器11111110111111110111011111101011011111011101011110111001011101111110011011111010010111111100011111111000011111111XXX1X1111111XXXX0A0A1A2S1输出输入二̶

十进制译码器将输入BCD码的十个代码译成十个高、低电平信号74LS4274LS42A3A2A1A0Y'0Y'1Y'2Y'3Y'4Y'5Y'6Y'7输出低电平有效

三、显示译码器数码显示器件荧光数码管辉光数码管液晶显示器半导体数码管②共阳极接法abcdefgD.P公共阳极BS201A①共阴极接法710985423abcdefg1,6D.P公共阴极abcdfgeabcdefg12445109876D.P

A3A2A1A0

abcdefg

00001111110

00010110000

01000110011（共阴极接法）

01011011011

01101011111

01111110010

00111111001

00101101101

10001111111

100111110110912345678七段字符显示器abcdfge8421BCD码七段显示译码器2.BCD七段显示译码器基本功能输入A4A2A1A0输出共阴极数码管显示0000YaYbYcYdYeYf=111111，Yg=000001YbYc=11其它为01…………1001YaYbYcYdYfYg=111111Ye=09LT

灯测试输入端三个控制端的作用RBI

灭零输入端BI/RBO灭灯输入/灭零输出abcdfge应用：与RBO配合可实现多位数码显示系统的灭零控制。如00140.700，10174.700RBI

灭零输入端输入：BI

＝0，无论A3A2A1A0为何种输入，数码管熄灭，

称灭灯输入控制端输出：A3A2A1A0＝0000且RBI

＝0时，

RBO＝0，表示已将需要灭掉的零熄灭，称灭零输出端.BI/RBO灭灯输入/灭零输出RBORBIRBORBORBI

有灭零控制的8位数码显示系统RBIY=A'D0+AD1D1D0Y数据输入地址选择输入端A数据输出4.4数据选择器4选18选1D3D2D1D0Y数据输入地址选择输入端A1A0数据输出D7D6D5D4Y数据输入地址选择

输入端A2A1A0数据输出D3D2D1D0Y=A'1A'0D0+A'1A0D1+A1A'0D2+A1A0D34选1数据选择器2位地址码输入端使能输入端低电平有效1路数据输出端（1）逻辑电路数据输入端（2）工作原理及逻辑功能

Y=S(D0(A1

A0)+D1(A1

A0)+D2(A1A0)+D3(A1A0))

Y=D0

m0+D1

m1+D2

m2+D3

m3YD0D1D2D3A1A0YD0D1D2D3A0A1

Y=D0(S2

S1

S0)+D1(S2

S1

S0)+D2(S2

S1S0)+D3(S2

S1S0)

+D4(S2S1

S0)+D5(S2S1S0)+D6(S2

S1

S0)+D7(S2S1S0)D7YY'E'7