电工电子技术 课件 第10章 组合逻辑电路与时序逻辑电路

第10章组合逻辑电路与时序逻辑电路10.1组合逻辑电路10.1.1组合逻辑电路概述

组合逻辑电路是一些逻辑门电路的组合，是指电路在任意时刻的输出仅仅取决于该时刻各输入值的组合，而与过去的输入值无关。组合逻辑电路的结构框图如图10.1所示。图10.1组合逻辑电路框图

组合逻辑电路的一般具有多输入、多输出形式，其中，a1、a2、…、an表示n个输入变量，y1、y2、…、ym表示m个输出变量，输出与输入之间的逻辑关系可以用一组逻辑函数表示，即10.1.1组合逻辑电路概述…

从电路结构看，组合逻辑电路具有两个特点：(1)不包含任何记忆（存储）元件；(2)信号是单向传输的，不存在由输出到输入的反馈回路。可以用真值表、卡诺图、逻辑图或逻辑函数表达式描述组合电路。组合逻辑电路的分析，是指根据一个给定的逻辑电路，找出其输出变量与输入变量的逻辑关系，从而确定电路的逻辑功能。分析组合逻辑电路，一般遵循如下步骤：（1）根据逻辑电路图，从输入端到输出端，开始逐级推导，直至写出所有输出端的逻辑表达式。10.1.1组合逻辑电路概述10.1.2组合逻辑电路的分析

（2）根据逻辑电路写出的输出函数表达式不一定是最简表达式，应采用公式法或卡诺图法对逻辑表达式进行化简。（3）根据输出函数最简表达式，列出输出函数真值表。（4）根据真值表，或化简后的逻辑函数表达式，用文字描述概括出组合电路的逻辑功能例10.1分析图10.2所示逻辑电路的功能。图10.2例10.1图10.1.2组合逻辑电路的分析

解：根据组合逻辑电路的分析方法，可按如下步骤进行。（1）写出逻辑表达式：由前级到后级逐级写出各个逻辑门的输出函数。（2）用公式法化简输出函数表达式。

（3）根据化简后的函数表达式，列出真值表如表9.1所示。10.1.2组合逻辑电路的分析

ABCY00000011010101111001101111011110表10.1真值表（4）逻辑功能描述。由真值表可知，该电路仅当A、B、C取值同为0或同为1时，输出Y的值为0；其它情况下输出Y为1。也就是说，当输入取值一致时输出为0，不一致时输出为1。可见，该电路具有检查输入信号是否一致的逻辑功能，一旦输出为1，则表明输入不一致。因此，通常称该电路为“不一致电路”。

组合逻辑电路的设计过程与分析相反，它是根据给定的逻辑问题，列出逻辑函数的最简表达式，以便最终的逻辑图所含的门电路尽可能少。在设计中，通常采用中、小规模集成电路，一片集成电路包括几个甚至几十个同一类型的门电路。因此，尽可能减少所用器件的数目和种类，这样使组装好的电路结构紧凑，达到工作可靠的目的。设计组合逻辑电路，一般遵循以下步骤：（1）根据实际问题，确定输入变量与输出变量，及它们之间的逻辑关系；定义变量逻辑状态含义，即确定逻辑状态0和1的实际意义；列写真值表。10.1.3组合逻辑电路的设计（2）根据真值表写逻辑表达式，并化简成最简“与或”逻辑表达式。（3）选择门电路和型号。（4）按照门电路类型和型号变换逻辑函数表达式（5）根据逻辑函数表达式画逻辑图。例10.2设计一个三人表决器电路，当两个或两个以上的人表示同意时，决意才能通过。解：根据组合逻辑电路的设计方法，可按如下步骤进行。（1）确定输入、输出变量，定义逻辑状态的含义。设A、B、C代表三个人，作为电路的三个输入变量，当A、B、C为1时表示同意，为0表示不同意。将Y设定为输出变量，代表决意是否通过的结果，当Y为1表示该决意通过，当Y为0表示决意没有通过。10.1.3组合逻辑电路的设计

10.1.3组合逻辑电路的设计（2）根据题意列出真值表，如表10.2所示。ABCY00000010010001111000101111011111表10.2真值表（3）由真值表写出输出变量函数表达式并化简：

（4）画出逻辑电路如图10.2所示。10.1.3组合逻辑电路的设计(a)卡诺图化简(b)逻辑电路图图10.2例10.2图10.1.3组合逻辑电路的设计例10.4设有甲、乙、丙三台电动机，它们运转时必须满足在任何时间必须有且仅有一台电动机运行，如不满足该条件，就输出报警信号，试设计该报警电路。解：（1）将甲、乙、丙三台电动机的状态设定为输入变量，分别表示为A、B、C；且用1表示电动机运行，用0表示停转；将报警信号设定为输出变量，用Y表示，当Y为0时表示正常状态，当Y为1时为报警状态。（2）根据题意列出真值表，如表10.3所示。ABCY00010010010001111000101111011111表10.3真值表10.1.3组合逻辑电路的设计

（4）若74系列中各种门电路均可以使用，逻辑函数表达式可化简为：（5）画出逻辑电路如图10.3所示。图10.3例10.4图（3）由真值表写出输出变量函数表达式并化简：在时序电路中必须包含存储电路，存储电路由触发器构成，一个触发器可以看作一个最简单的时序电路。在数字电路中，除了需要实现逻辑运算的逻辑门之外，还需要有能够保存信息的逻辑器件，触发器就是具有这种存储、记忆功能的基本逻辑单元。

10.2触发器现态：输入信号作用之前的状态，记为Qn

和，右上标n

一般省略，即Q

和。③在输入信号作用下，触发器可以从一个稳定状态转移到另一个稳定状态。输入信号撤销，保持新状态。1、触发器具有以下特点：②有两个稳定状态：0状态

1状态

输入信号不发生变化时，触发器状态稳定不变，能够存储1位二进制数。①有两个互补的输出端Q和；次态：输入信号作用之后的状态，记为Qn+1和。10.2.1基本RS触发器基本R-S触发器是直接复位（Reset）、置位（Set）触发器的简称。电路简单，是所有触发器的基础，它将输出信号反馈到输入，可以实现对输出状态的锁定。&&SRQQ和为触发器的互补输出端；R和S为输入端。R——置“0”端或复位端，S——置“1”端或置位端

2、用与非门构成的基本R-S触发器低电平有效逻辑符号RSQQ触发器输出与输入的逻辑关系(1)R=1，S=010101设触发器原态为“0”态。010翻转为“1”态.&G1&G2.RSQQ分析工作原理：设原态为“1”态011100触发器保持“1”态不变

结论:不论触发器原来为何种状态，当

R=1，S=0时，

将使触发器置“1”或称为置位。S称为置位端。置位.&G1&G2.RSQQ10(2)R=0，S=101设原态为“1”态011100翻转为“0”态.&G1&G2.RSQQ01设原态为“0”态101100触发器保持“0”态不变

结论:不论触发器原来为何种状态，当

R=0，

S=1时，

将使触发器

置“0”或称为复位。R称为复位端。复位.&G1&G2.RSQQ(3)R=1，S=111设原态为“1”010011保持“1”态.&G1&G2.RSQQ11设原态为“0”态101100触发器保持“0”态不变

当

R=1，

S=1时，触发器保持原来的状态，

即触发器具有保持、记忆功能。.&G1&G2.RSQQ(4)R=0，S=01100111若先翻转11010若G2先翻转，则触发器为“0”态“0”态.&G1&G2.RSQQ1100111若先翻转11001若G1先翻转，则触发器为“1”态“1”态.&G1&G2.RSQQ当信号R=S

=0同时变为1时，由于与非门的翻转时间不可能完全相等，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。特点：当输入端S连续出现多个置1

信号，或者输入端R连续出现多个置0

信号时，仅第一个信号使触发器翻转。如图：SQR可用来消除毛刺（不希望出现的干扰尖脉冲）触发器的描述与组合电路的描述类似，但有区别。最主要的区别就是要反映过去、现在和将来的不同状态。通常使用特性表、特性方程、状态图等工具来描述触发器的功能。

3、触发器逻辑功能的描述

（1）特性表在输入信号作用下，为表明触发器的现态、次态之间的转换关系，将触发器的输入信号、现态、次态画成一张表，这样的表称为特性表。与非门构成的基本R-S触发器功能表SRQn000×001×01010111说明不确定Qn+1置1置010001010

11001111保持

(2)特性方程

反映触发器次态Qn+1

与现态、输入之间关系的逻辑表达式。011×

1×

100011110SRQn(3)状态图

反映了触发器两种状态

之间转移关系的有向图，也叫状态转移图。状态转移方向转移条件基本R-S触发器的优缺点优点：结构简单，可独立使用，也可组成其他类型触发器。缺点：输入R、S之间存在约束条件；

输出直接受输入直接，无法控制其状态翻转时刻。使用范围有限。10.2.2其他类型触发器基本触发器具有保持功能，输出与输入不象组合电路那样一一对应，输入同为1，输出可为状态0，也可为状态1。但基本触发器又与组合电路类似，输入任意时刻发生变化，输出马上跟着改变。在时序电路中，常常希望输入信号只作为输出变化的条件，何时开始翻转要由节拍器（时钟）来决定。显然基本触发器不具有这样的功能。钟控触发器具有按时钟拍节工作的特点。在时钟脉冲CP控制的规定时刻按输入信号决定的状态进行翻转的触发器，称为钟控触发器。分类：R-S触发器J-K触发器D触发器T触发器逻辑功能同步式主从型维持阻塞型边沿触发型电路结构触发方式

相同逻辑功能的触发器，采用不同的电路结构，便有不同的触发方式。重点：逻辑功能和触发方式。特点：不同逻辑功能的触发器，可通过外部连线进行相互转换。逻辑功能变化但是触发方式不变。1、钟控D触发器时钟脉冲作用期间（CP=1），将输入信号D转换成一对互补信号送至基本R-S触发器，使基本R-S触发器的输入只可能是01或10

，从而消除了状态不确定的现象。CPDQn0×

QnQn10×0Qn+111×1钟控D触发器特性表钟控D触发器状态图01

1

101DQn电位触发方式的工作特性电位触发方式也叫电平触发方式，钟控触发器采用的就是电位触发方式。很明显，当CP=1时，触发器可以被输入信号触发，改变（或保持）状态；当CP=0时，触发器不能被输入信号改变，处于保持状态。这种在某一电平下可以随时改变触发器状态的触发方式称为电位触发方式。

电位触发方式的缺点是输出在一个时间段都可能改变，比如输入端存在干扰时，输出状态会来回翻转。抗干扰能力不强。存在问题：时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。CPJKQ电位触发方式为了避免在一个触发周期之内，输出端发生多次翻转，要求CP=1的时间满足：

不能太短，要保证触发器能可靠翻转（2个tpd)。

不能太长，只够翻转一次，不能出现第二次翻转（3个tpd)

显然，这对CP来说要求太高了。为了降低对CP信号的要求，但还要保证输出不随意翻转，我们可以采用具有主从结构的触发器，它的特点是状态转变只发生在某一时刻，而不是某一时段。2、主从JK触发器主、从触发器的时钟脉冲反相；主触发器输入端为J、K，其输出状态为从触发器的输入信号，从触发器的状态为最终状态。由图可见，主从触发器结构上分两级，节拍上分两拍。第一拍：主触发器工作，接受输入激励，改变Q主状态。从触发器锁定在以前状态。

第二拍：主触发器锁定在第一拍最后状态，从触发器始终跟随该状态，由于Q主被锁定，故Q=Q主。状态不再受JK的影响，克服了“空翻”现象。

CP=1时，G1、G2门打开，主触发器状态由JK的输入决定。而对于从触发器，由于CP=0，G5、G6被封锁，从触发器状态不变。

CP=0时，G1、G2门被封锁，主触发器状态不变。而对于从触发器，由于CP=1，G5、G6打开，主触发器状态作用于从触发器，且状态相同。00JK01010111QnQn+1Qn主从J-K特性表功能保持置0置1翻转状态图主从J-K触发器的输出波形Q主QJKCP不过主从J-K触发器存在“一次翻转”现象。即受到干扰以后，触发器输出错误的状态，且干扰消失以后，无法恢复正常。这是不允许的！为了使主从J-K触发器能正常实现预定的逻辑功能，要求在CP=1期间，JK值不能变化。一般使用窄脉冲作为触发脉冲，降低了抗干扰能力。3、边沿触发器&

G1QQDCPSDRD&

G2&

G4&

G3&

G5&

G6置0维持线置1维持线置0阻塞线置1阻塞线（1）维持-阻塞D触发器DQQ

CP逻辑符号总结：维持阻塞型D触发器只在时钟上升沿时刻状态发生变化，其他时候均保持。要求D的有效值必须在上升沿之前准备好。抗干扰能力增强。CPDQn+1↑110

↑0010×

正边沿D触发器特性表Qn+1QnQn3、边沿触发器（2)利用传输延迟时间的JK触发器QQJK

CP逻辑符号JKCP说明Qn+100↓负边沿JK触发器特性表Qn+1QnQn保持01↓10↓0111↓10QnQn置0置1翻转4、T触发器和T’触发器将J-K触发器的输入端J、K连接在一起用T表示构成T触发器。由于J=K，所以T触发器只具有J-K触发器的部分功能：J=K=0时，保持；J=K=1时，翻转。&G1&G2QQ&G4T&G3CP

0T1Qn+1QT触发器特性表功能保持翻转若T≡1，则为T’触发器。每来一个时钟脉冲，触发器的状态就发生一次翻转，Q端波形的频率为时钟频率的一半，故这种触发器可用作二分频器。

触发器的触发方式电平触发方式：高、低电平触发边沿触发方式：上升沿、下降沿触发CP低电平触发：CP高电平触发：CP下降沿触发：CP上升沿触发：1010.3时序逻辑电路时序逻辑电路的特点是——

任一时刻的输出不仅与当前的输入有关，还与以前的状态有关。时序电路与组合逻辑电路有着本质的区别，它除包含组合电路外，重要的是包含有由触发器构成的存储电路，存在输出到输入的反馈。10.3.1时序逻辑电路概述时序电路的特点：（1）含有具有记忆元件（最常用的是触发器）。（2）具有反馈通道。组合电路X1XnY1Ym┆┆存储电路┆┆Z1ZrQ1QmQ1Qk时序逻辑电路结构框图

1、电路的触发方式：同步时序逻辑电路：电路中所有触发器的时钟端是连在一起的，存储电路的状态更新是在同一时刻同步进行的。

同步逻辑电路通常工作速度较快，电路相对复杂。异步时序逻辑电路：电路中各个触发器的时钟端不是相连的，可能各不相同，也可能某一局部相同，各部分之间不同。总之，存储状态的更新是在不同时刻异步进行的。

异步逻辑电路通常工作速度较慢，电路结构简单。时序电路的分类2、电路的输出/输入关系：Mealy型：电路输出是电路输入和电路状态的函数。即：存储电路的输出反馈到组合电路与组合电路的输入信号共同决定时序电路的输出

。Moore型：电路输出仅为电路状态的函数。即：存储电路的输出就是时序电路的输出，没有专门的外部输出信号。时序电路的分类组合电路X1输出信号输入信号XnY1Ym┆┆存储电路┆┆触发器输入信号触发器输出信号Z1ZrQ1QmQ1Qk组合电路内部输入组合电路内部输出把状态变量按规定的次序排列起来构成的二进制代码称为该时刻时序电路的状态。若状态变量个数为n，状态数为M，则M＝2n。

10.3.2时序逻辑电路功能的描述方法要完整地描述同步时序逻辑电路的结构和功能，须用3组方程：描述输出变量与输入变量和状态变量之间关系的逻辑表达式。①

输出方程描述驱动变量与输入变量、状态变量之间关系的逻辑表达式。②

驱动（激励）方程描述次态与现态、驱动信号之间关系的逻辑表达式。与触发器类型相关。③

状态方程上述3组方程确定后，电路的逻辑功能便确定。

时序电路的几个要素是：输入信号（有时可以没有）时钟信号（是一种特殊的输入）存储状态：通常是触发器的输出Q。输出信号：通常是各触发器输出信号的逻辑组合，有时直接以触发器输出作为最终输出。所谓分析，就是根据给定电路，确定输