数字电路的FPGA设计与实现-基于Quartus Prime和Verilog HDL-第4讲-集成逻辑门电路功能测试

第4讲-集成逻辑门电路功能测试1数字电路的FPGA设计与实现——基于QuartusPrime和VerilogHDLFPGADesignandImplementationofDigitalCircuits——BasedonQuartusPrimeandVerilogHDL实验原理ExperimentalPrinciples“4.124路2输入与非门的引脚排列与逻辑图

本实验基于7400和4011数字集成电路，二者均是4路2输入与非门，引脚排列和逻辑图如下图所示，其中的14号引脚为电源，7号引脚为地，其余引脚为4路2输入与非门的输入/输出引脚。3输入/输出逻辑电平参数4

数字集成电路有4个不同的输入/输出逻辑电平参数，分别如下：低电平输入电压UIL(max)高电平输入电压UIH(min)低电平输出电压UOL(max)高电平输出电压UOH(min)其中，当输入电平在UIL(max)和UIH(min)之间时，逻辑电路可能把它当作0，也可能把它当作1，而当逻辑电路因所接负载过多等原因不能正常工作时，高电平输出可能低于UOH(min)，低电平输出可能高于UOL(max)。TTL和CMOS与非门的输入/输出逻辑电平参数5通常标准TTL电路的直流电源电压为5V，当其电源电压在4.5V～5.5V范围内时能正常工作。CMOS电路的直流电源电压范围为3V～18V，常用的有3.3V和5V两种，其中3.3V的CMOS电路当其电源电压在2V～3.6V范围内时能正常工作，5V的CMOS电路当其电源电压在2V～6V范围内时能正常工作，下表为标准TTL和不同电平CMOS与非门的输入/输出逻辑电平性能参数。参数名称单位标准TTL3.3VCMOS5VCMOSUIL(max)V0.80.81.5UIH(min)V2.02.03.5UOL(max)V0.40.20.1UOH(min)V2.43.14.9TTL与非门测试电路6下图为TTL与非门测试电路，芯片型号为74HC00D，芯片的1号引脚连接5V电源；2号引脚连接可调电阻的滑动片，调节可调电阻即可实现2号引脚在0V～5V范围内变化；3号引脚为TTL与非门的输出端；14号引脚与5V电源相连，为标准TTL电路直流电源电压。测试点TTL_IN和TTL_OUT分别与2号引脚和3号引脚相连，可通过万用表测量测试点得到TTL与非门的输入/输出电压。CMOS与非门测试电路7

下图为CMOS与非门测试电路，芯片型号为CD4011BM96，芯片的1号引脚连接范围约在0V～12V内的可调电源；2号引脚连接可调电阻的滑动片，调节可调电阻即可实现2号引脚在0V～1号引脚电平范围内变化；3号引脚为CMOS与非门的输出端；14号引脚为电源电压引脚，调节电源电压即可改变CMOS与非门的直流电源电压。测试点SUPPLY_OUT、CMOS_IN和CMOS_OUT分别与CMOS与非门的输入/输出引脚相连，可通过万用表测量测试点得到CMOS与非门的输入/输出电压。实验步骤ExperimentalProcedure“4.28TTL逻辑电路功能测试9SN74LS00D序号UI（V）UO（V）序号UI（V）UO（V）序号UI（V）UO（V）序号UI（V）UO（V）1050.991.3132.420.261.0101.4143.030.471.1111.5154.540.781.2122.0165.0TTL输入/输出逻辑电平曲线10CMOS逻辑电路功能测试11CD4011BM96序号UI（V）UO（V）序号UI（V）UO（V）序号UI（V）UO（V）序号UI（V）UO（V）1051.591.9132.320.561.6102.0142.631.071.7112.1153.041.481.8122.2163.3CMOS输入/输出逻辑电平曲线12本章任务ChapterTask“4.313本章任务14CD4011BM96序号UI（V）UO（V）输入/输出逻辑电平曲线1020.531.041.251.561.872.182.492.7103.0113.3123.6134.0144.5155.0通过R1105将直流电源电压设置为5V，再调节R1103使输入电压UI从0V开始，按下表中所列的UI值逐步升高，并把对应的UO值记录到表24中。然后绘制5V的CMOS输入/输出逻辑电平曲线UO=f(UI)。本章习题ChapterExercises“4.415本章习题16