《电子技术基础》-9

第一节组合逻辑电路的分析和设计方法

一、组合逻辑电路的分析对于已经给出的一个组合逻辑电路，用逻辑代数原理去分析它的性质，判断它的逻辑功能，称为组合逻辑电路的分析，其分析步骤如下:(1)由逻辑图写表达式。根据给定的逻辑电路，从输入端开始，逐级推导出输出端的逻辑函数表达式。

(2)化简逻辑表达式。(3)列真值表。根据输出函数表达式列出真值表(4)描述逻辑功能。用文字概括出电路的逻辑功能二、组合逻辑电路的设计下一页返回第一节组合逻辑电路的分析和设计方法与分析过程相反，组合逻辑电路的设计是根据给出的实际逻辑问题，求出实现这一逻辑功能的最佳逻辑电路。工程上的最佳设计，通常需要用多个指标去衡量，主要考虑的问题有以下几个方面:(1)所用的逻辑器件数目最少，器件的种类最少，且器件之间的连线最少。这样的电路称“最小化”(最简)电路(2)满足速度要求，应使级数最少，以减少门电路的延迟时间。(3)功耗小，工作稳定可靠。上一页返回第二节编码器

一、二进制编码器二进制编码器:实现以二进制数进行编码的电子电路称二进制编码器。n位二进制数可对2n个事件进行编码，如8位计算机中地址寄存器是8位，可对2n=256个指令进行编码。编码器是由若干个门电路组合而成的，输入端是各事件代号，如n个事件用In-1去_,表示，输出端是相应的二进制代码。3位二进制编码器有8个输入端和3个输出端，所以常称为8线一3线编码器，能把8个信息编成3位二进制代码，其逻辑电路图如图9-6所示。下一页返回第二节编码器二、二一+进制编码器二一十进制编码器:用4位二进制对十进制的10个数字0}9进行编码的电路称二-十进制编码器，常用的是8421加权码，简称BCD码。输入是10个有效数字0一9，输出是10个4位二进制代码0000一1001。键控8421BCD码编码器逻辑图如图9-7所示。左端的10个按键S0一S9代表输入的10个十进制数符号0一9，输入为低电平有效，即某一按键按下，对应的输入信号为0。输出对应的8421码，为4位码，所以有4个输出端A,B,C,D。其中GS为控制使能标志，当按下S0一S9任意一个键时，GS=1，表示有信号输入;当S0一S9均没按下时，GS=0，表示没有信号输入，此时的输出代码0000为无效代码。由逻辑函数表达式列出真值表，见表9-5.上一页下一页返回第二节编码器三、优先编码器在使用二进制编码器和二一十进制编码器中，当两个以上信号同时输入编码器时将产生错误码输出，而优先编码器则对输入信号依照规定的先后顺序进行编码。这种先后顺序称为优先权。当多个信号同时输入时，优先权高者先行编码输出。优先编码器电路结构复杂，通常做成中规模集成电路，如74147为10线一4线优先编码器，74148为8线一3线编码器，等等。如图9-8所示为74LS148的管脚功能图，CT74148的功能表如表9-6所示。四、编码器的应用1.编码器的扩展上一页下一页返回第二节编码器集成编码器的输入输出端的数目都是一定的，利用编码器的输入使能端EI,输出使能端EO和优先编码工作标志‘5，可以扩展编码器的输入输出端。

图9-9所示为用两片74148优先编码器串行扩展实现的16线一4线优先编码器

2.组成8421BCD编码器如图9-10所示是用74148和门电路组成的8421BCD编码器，输入仍为低电平有效，输出为8421BCD码。工作原理如下:上一页返回第三节译码器

一、变量译码器

1.二进制译码器假设译码器有n个输入信号和N个输出信号，如果N=2n，就称为全译码器，常见的全译码器有2线一4线译码器、3线一8线译码器、4线一16线译码器等。如果N<2n，称为部分译码器，如二一十进制译码器(也称作4线一10线译码器)等。下面以2线一4线译码器为例说明译码器的工作原理和电路结构。2线一4线译码器的功能如表9-7所示。用门电路实现2线一4线译码器的逻辑电路和等效逻辑功能图如图9-11所示。2.3线一8线译码器74LS13874LS138是一种典型的二进制译码器，其逻辑图和引脚图如图9-12所示。下一页返回第三节译码器其真值表如表9-8所示。74LS138的输出函数表达式为其中，S=C1·G2A·CzB。利用译码器的使能端可以方便地扩展译码器的容量。图9-13所示是将两片74LS138扩展为4线一16线译码器。其工作原理为:当E=1时，两个译码器都禁止工作，输出全1;当E=0时，译码器工作。这时，如果A3=0，高位片禁止，低位片工作，输出Y0一Y7由输入二进制代码A2A1A0决定;如果A3=1，低位片禁止，高位片工作，输出Y8一Y15由输入二进制代码A2A1A0决定。从而实现了4线一16线译码器功能3.二一+进制译码器二一十进制译码器也称BCD译码器，它的功能是将输入的十进制BCD码(四位二元符号)译成10个高、低电平输出信号，因此也叫4线一10线译码器。如图9-14所示。上一页下一页返回第三节译码器74LS42就是8421BCD码译码器，其真值表如表9-9所示。二、显示译码器在数字系统中，常常需要将数字、字母、符号等直观地显示出来，供人们读取或监视系统的工作情况。能够显示数字、字母或符号的器件称为数字显示器。在数字电路中，数字量都是以一定的代码形式出现的，所以这些数字量要先经过译码，才能送到数字显示器去显示。这种能把数字量翻译成数字显示器所能识别的信号的译码器称为数字显示译码器。数字显示电路的组成框图如图9-15所示常用的数字显示器有多种类型。按显示方式分，有字型重叠式、点阵式、分段式等。按发光物质分，有半导体显示器，又称发光二极管(LED)显示器、荧光显示器、液晶显示器、气体放电管显示器等，常见的显示器如图9-16所示。上一页下一页返回第三节译码器1.七段数字显示器原理七段数字显示器就是将7个发光二极管(加小数点为8个)按一定的方式排列起来，七段a,h,。、d,e,.f.酬小数点DP)各对应一个发光二极管，利用不同发光段的组合，显示不同的阿拉伯数字。按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种。如图9-18所示。

2.七段显示译码器74LS48七段显示译码器74LS48是一种与共阴极数字显示器配合使用的集成译码器，它的功能是将输入的4位二进制代码转换成显示器所需要的7个段信号a一g。如图9-19所示。上一页下一页返回第三节译码器

表9-10为它的逻辑功能表。a一g为译码输出端。另外，它还有3个控制端:试灯输入端LT,灭零输入端RBI、特殊控制端BI/RBO。其功能为:(1)正常译码显示。LT=1,BI/RBO=1时，对输入为十进制数1一15的二进制码(0001-1111)进行译码，产生对应的七段显示码

(2)灭零。当输入RBI=0，而输入为0的二进制码0000时，则译码器的a一g输出全0，使显示器全灭;只有当RBI=1时，才产生0的七段显示码。所以RBI称为灭零输入端。

(3)试灯。当LT=0时，无论输入怎样，输出全1，数码管七段全亮。由此可以检测显示器7个发光段的好坏。LT称为试灯输入端。(4)特殊控制端BI/RBO.BI/RBO可以作输入端，也可以作输出端。常见的译码显示电路如图9-20所示。上一页返回第四节数据选择器和数据分配器

在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫作数据选择器，也称多路选择器或多路开关。数据选择器(MUX)的逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。其逻辑功能图如图9-21所示一、4选1数据选择器4选1数据选择器就是从4个输入数据中选择一个数据作为输出进行传输，如图9-22所示为4选1数据选择器的逻辑功能图，其中Do.D1.D2.D5为4个输入数据，S1,So为地址信号输入端，Y为数据选择器的数据输出，E为使能端，也称为选通端，低电平有效。E=0时，数据选择器工作;E=1时，Y=0输出无效。下一页返回第四节数据选择器和数据分配器其功能表如表9-11所示常见的4选1的数据选择器集成电路有集成双4选1数据选择器74LS153,CC14539等。74LS153的逻辑功能示意图如图9-23所示，功能表如表9-12所示。二、8选1数据选择器s选1数据选择器就是从s个输入数据中选择一个数据作为输出进行传输，如图9-24所示为8选1数据选择器74LS151的逻辑功能示意图，其中Do,D1D2,D3.·一共8个输入数据，A2,A1A0为地址信号输入端，Y和Y为数据选择器的互补输出端，S为使能端，也称为选通端，低电平有效。S=0时，数据选择器工作;S=1时，输出端输出无效。上一页下一页返回第四节数据选择器和数据分配器其逻辑功能表如表9-13所示。三、数据选择器的应用从74LS151的逻辑图可以看出，当使能端S=0时，Y是A,B,C和输入数据D0-D7的与或函数，它的表达式可以写成四、数据分配器根据地址信号的要求能够将1个输入数据，根据需要传送到多个输出端的任何一个输出端的电路，叫作数据分配器，又称为多路分配器，其逻辑功能正好与数据选择器相反其功能示意图如图9-26所示。上一页下一页返回第四节数据选择器和数据分配器如1路一4路分配器，其逻辑功能表如表9-14所示。数据分配器就是带选通控制端即使能端的二进制译码器。只要在使用中，把二进制译码器的选通控制端当作数据输入端，二进制代码输入端当作选择控制端就可以了，如用3线一8线译码器可以把一个数据信号分配到8个不同的通道上去。用74LS138作为数据分配器的逻辑原理图如图9-27所示。数据分配器和数据选择器一起构成数据分时传送系统，如图9-28所示。上一页返回图9一1组合逻辑申路框图返回图9一63位二讲制编码器返回表9一43位二讲制编码器真信表返回图9一78421BCD编码器返回表9一5键掉8421BCD编码器真信表返回图9一874LS148管脚功能图返回表9一6C丁74148伏失编码器真信表返回图9-9串行扩展实现的16线一4线伏失编码器返回图9一1074148成8421BCD编码器返回表9一72线一4线译码器功能表返回图9-112线一4线译码辑图和等效逻辑功能图返回图9一12集成3线一8线译码器74LS138返回表9一83线一8线译码器74LS138功能表返回图9一13两片74LS138扩展为4线一16线译码器返回图9一144线一10线译码器返回表9-9二一十讲制译码器74LS42的真信表返回表9-9二一十讲制译码器74LS42的真信表返回图9一15数字界示电路框图返回图9一16显示器返回图9一17七段数字界示器及发光段绍合图返回图9-18半导体数字界示器的内部接法返回图9一19七段异示译码器74LS48返回表9-10七段界示译码器74LS48的锣辑功能表返回图9-20译码异示申路返回图9一21数据洗择器示意图返回图9一