半导体芯片测试试题及答案

半导体芯片测试试题及答案一、选择题（每题2分，共20分）1.以下哪项不属于半导体芯片测试的主要阶段？A.中测（晶圆测试）B.终测（封装后测试）C.可靠性测试D.探针卡校准答案：D（探针卡校准是测试前的准备工作，非主要测试阶段）2.芯片测试中用于检测静态漏电流的常用方法是？A.IDDQ测试B.AC参数测试C.功能测试D.动态电流测试答案：A（IDDQ测试通过测量静态工作状态下的电源电流，检测晶体管栅氧化层缺陷或短路等漏电流问题）3.以下哪种失效模式属于“软失效”？A.金属互连线断裂B.栅氧化层击穿C.静电放电（ESD）导致的瞬时功能异常D.多晶硅短路答案：C（软失效为暂时性、可恢复的失效，ESD瞬时干扰后芯片可能恢复正常；其余为永久性硬失效）4.自动测试设备（ATE）的核心功能不包括？A.生成测试向量B.提供电源和偏置电压C.封装芯片D.采集并分析测试结果答案：C（封装属于后道工序，ATE负责测试而非封装）5.测试覆盖率是指？A.测试设备覆盖的芯片尺寸范围B.被测试的故障模式占总可能故障模式的比例C.测试向量的数量D.晶圆上可测试芯片的比例答案：B（覆盖率衡量测试能检测到的故障占所有潜在故障的比例，是评估测试有效性的关键指标）二、填空题（每空2分，共20分）1.半导体芯片测试中，“中测”的主要目的是______。答案：筛选出晶圆上的失效芯片，降低后续封装成本2.测试向量由______和______两部分组成。答案：输入激励信号；预期输出响应3.动态参数测试通常包括______、______和建立/保持时间测试。答案：传播延迟（tPD）；最高工作频率（fMAX）4.IDDQ测试的理论基础是______。答案：CMOS电路在静态时理论漏电流极低（理想情况下接近0）5.晶圆测试中，探针卡的作用是______。答案：建立测试设备与晶圆上芯片焊盘的电气连接三、简答题（每题10分，共30分）1.简述功能测试与参数测试的区别。答案：功能测试验证芯片逻辑功能是否符合设计规范（如输入特定向量，检查输出是否与预期一致），关注“是否正确工作”；参数测试测量芯片电性能指标（如工作电压、电流、频率、噪声容限等），关注“工作性能是否达标”。两者互补，功能测试确保逻辑正确性，参数测试确保性能符合应用要求。2.解释“可测性设计（DFT）”的作用及常用技术。答案：DFT通过在芯片设计阶段嵌入测试结构，降低测试复杂度、提高测试覆盖率。常用技术包括：边界扫描（JTAG），用于解决芯片引脚少、内部节点无法直接访问的问题；内建自测试（BIST），在芯片内集成测试生成和响应分析电路（如伪随机数发生器+特征寄存器）；扫描链设计，将触发器连接成移位寄存器，实现内部状态的可控性和可观性。3.晶圆测试良率（WaferYield）与最终封装良率（FinalYield）的差异是什么？答案：晶圆良率是晶圆测试后正常芯片数占总芯片数的比例（仅考虑晶圆制造缺陷）；最终封装良率是封装后测试合格芯片数占初始晶圆芯片数的比例（需额外考虑封装过程引入的缺陷，如键合失效、封装裂纹等）。通常最终良率≤晶圆良率。四、计算题（共30分）1.某8英寸晶圆（直径200mm）生产5mm×5mm的芯片，假设晶圆边缘2mm范围内无法有效切割芯片，计算每片晶圆的理论芯片数（π取3.14）。（15分）答案：晶圆有效半径=（200/2）-2=98mm有效面积=π×r²=3.14×98²=3.14×9604=30156.56mm²单芯片面积=5×5=25mm²理论芯片数=有效面积/单芯片面积=30156.56/25≈1206片（注：实际需考虑切割道损失，此处为理论值）2.某芯片测试程序每芯片需要1000个测试向量，每个向量测试时间为1μs，测试设备支持8颗芯片并行测试，计算测试1000颗芯片的总时间（单位：分钟）。（15分）答案：单芯片测试时间=1000向量×1μs/向量=1000μs=1ms并行测试时，每批次测试8颗，每批次时间=1ms（并行处理时间相同）总批次=1000/8=125批次（向上取整为125）总时间=12