《电工电子技术》-单元五　数字电子电路

任务过程１感性认识的教学过程５.１数字集成电路芯片５.１.１ＴＴＬ集成电路芯片ＴＴＬ电路是晶体管－晶体管逻辑电路的英文缩写（Ｔｒａｎｓｉｓｔｅｒ－ＴｒａｎｓｉｓｔｅｒＬｏｇｉｃ），是数字集成电路的一大门类。它采用双极型工艺制造，具有速度高（开关速度快）、驱动能力强等优点，但其功耗较大，集成度相对较低。ＴＴＬ数字集成电路约有４００多个品种，大致可以分为以下几类：门电路、译码器、驱动器、触发器、计数器、移位寄存器、多谐振荡器、加法器、乘法器等，应用非常广泛。下一页返回任务过程１感性认识的教学过程根据应用领域的不同，ＴＴＬ电路分为５４系列和７４系列，前者一般用于军事领域，后者一般用于工业设备和消费类电子产品。７４系列数字集成电路是国际上通用的标准电路，其品种分为六大类：７４××（标准）、７４Ｓ××（肖特基）、７４ＬＳ××（低功耗肖特基）、７４ＡＳ××（先进肖特基）、７４ＡＬＳ××（先进低功耗肖特基）、７４Ｆ××（高速），其逻辑功能完全相同。常用的７４系列芯片如表５.１－１所示，ＴＴＬ７４系列芯片如图５.１－１所示。上一页下一页返回任务过程１感性认识的教学过程５.１.２ＣＭＯＳ集成电路芯片ＭＯＳ电路又称场效应集成电路，属于单极型数字集成电路。单极型数字集成电路中只利用一种极性的载流子（电子或空穴）进行电传导，它的主要优点是输入阻抗高、功耗低、抗干扰能力强，适合大规模集成，其主导产品ＣＭＯＳ集成电路有着特殊的优点，如静态功耗几乎为零，输出逻辑电平可为ＵＤＤ或ＵＳＳ，上升和下降时间处于同数量级等。ＣＭＯＳ集成电路产品已成为集成电路的主流之一。上一页下一页返回任务过程１感性认识的教学过程ＣＭＯＳ集成电路品种包括４０００系列的ＣＭＯＳ电路以及７４系列的高速ＣＭＯＳ电路。其中，７４系列的高速ＣＭＯＳ电路又分为三大类：ＨＣ为ＣＭＯＳ工作电平，ＨＣＴ为ＴＴＬ工作电平（它可与７４ＬＳ系列互换使用），ＨＣＵ适用于无缓冲级的ＣＭＯＳ电路。７４系列高速ＣＭＯＳ电路的逻辑功能和引脚排列与相应的７４ＬＳ系列的品种相同，工作速度高，功耗低。常用的ＣＭＯＳ集成电路主要是７４ＨＣ和７４ＨＣＴ。ＣＭＯＳ７４系列芯片如图５.１－２所示。ＣＭＯＳ集成电路的用途与ＴＴＬ集成电路相类似，可以用于门电路、译码器、触发器、计数器、移位寄存器、多谐振荡器、加法器、乘法器等。上一页下一页返回任务过程１感性认识的教学过程５.２显示器件５.２.１数码显示器（ＬＥＤ）ＬＥＤ数码管是由８个发光二极管构成，按照一定的图形及排列封装在一起的显示器件。其中，７个ＬＥＤ构成７笔字形，１个ＬＥＤ构成小数点（故有时称为八段数码管），如图５.１－３所示，只要控制各段ＬＥＤ的亮灭即可显示相应的数字、字母或符号。ＬＥＤ数码管的颜色有红、绿、蓝、黄等几种，其中红色最为常见。ＬＥＤ数码管广泛用于仪表、时钟、家电等领域。ＬＥＤ数码管有两种连接方式，一类是共阴极接法，另一类是共阳极接法，二者的电源极性不同，但发光原理相同。共阴极就是八段的显示字码共用一个电源的负极，是高电平点亮；共阳极就是八段的显示字码共用一个电源的正极，是低电平点亮。ＬＥＤ数码管的接法如图５.１－４所示。上一页下一页返回任务过程１感性认识的教学过程５.２.２液晶显示器（ＬＣＤ）在日常生活中，液晶显示模块已作为很多电子产品的通用器件，如在计算器、万用表、电子表及很多家用电子产品中都可以看到，显示的主要是数字、专用符号和图形。在人机交流界面中，一般的输出方式有发光管、ＬＥＤ数码管、液晶显示器。液晶显示器作为输出器件具有以下几个优点。（１）显示质量高。由于液晶显示器每一个点在收到信号后一直保持最初的色彩和亮度，恒定发光，而不需要像阴极射线管显示器（ＣＲＴ）不断刷新亮点。因此，液晶显示器画质高，且不会闪烁。（２）数字式接口。液晶显示器都是数字式的，和单片机系统的接口更加简单可靠，操作更加方便。上一页下一页返回任务过程１感性认识的教学过程（３）体积小、重量轻。液晶显示器通过显示屏上的电极控制液晶分子状态来达到显示的目的，在重量上比相同显示面积的传统显示器要轻得多。（４）功耗低。相对而言，液晶显示器的功耗主要消耗在其内部的电极和驱动ＩＣ上，因而耗电量比其他显示器要少得多。上一页返回任务过程２理论教学过程５.３数字电路概述５.３.１数字电路与模拟电路的区别１.数字电路和模拟电路的概念电子电路分为模拟电路和数字电路两类，在时间和数值上的取值都是连续变化的信号（如正弦信号）称为模拟信号，处理模拟信号的电子电路称为模拟电路；在时间和数值上都是离散的突变信号（如脉冲信号）称为数字信号，处理数字信号的电路称为数字电路。模拟信号波形图和数字信号波形图如图５.２－１所示。下一页返回任务过程２理论教学过程２.模拟电路与数字电路的区别１）处理的信号不同模拟电路处理的是时间和幅度连续变化的模拟信号，而数字电路处理的是用“０”和“１”两个基本数字符号表示的离散信号。在数字电路的正逻辑规定中，低电平用数字“０”来表示，高电平用数字“１”来表示。２）晶体管的工作状态不同在模拟电路中，晶体管通常工作在线性放大区，而在数字电路中，晶体管通常工作在饱和或截止状态，即开关状态。３）研究电路的着重点不同研究模拟电路时关心的是电路输入与输出之间的大小、相位、效率、保真等问题，要计算出信号的实际数值；而研究数字电路时关心的是输入与输出之间的逻辑关系。上一页下一页返回任务过程２理论教学过程４）研究的方法不同模拟电路的主要分析方法有解析法、微变等效电路法、图解法等，而数字电路的主要分析方法有真值表、逻辑代数、卡诺图、波形图等。３.数字电路的优点数字电路与模拟电路相比，具有以下优点：（１）便于集成与系列化生产，成本低廉，使用方便；（２）工作准确可靠，精度高，抗干扰能力强；（３）不仅能完成数值计算，还能完成逻辑运算和判断，运算速度快，保密性强；（４）维修方便，故障的识别和判断较为容易。上一页下一页返回任务过程２理论教学过程４.数字集成电路数字电路可以由分立元件组成，但更多的是集中制作在同一个半导体基片上，称为集成电路。数字集成电路按集成度，即在一块硅片上包含的逻辑门电路或元件的数量，分为小规模、中规模、大规模和超大规模（ＶＬＳＩ）集成电路。小规模集成电路（ＳＳＩ）的集成度约为１～１０门／片或１０～１００元件／片，是逻辑单元电路，它包括逻辑门电路、集成触发器等；中规模集成电路（ＭＳＩ）的集成度为１０～１００门／片或１００～１０００元件／片，是逻辑功能部件，它包括译码器、编码器、选择器、算术运算器、计数器、寄存器、比较器及转换电路等；大规模集成电路（ＬＳＩ）的集成度为大于１００门／片或大于１０００个元件／片，是数字逻辑系统，包括中央控制器、存储器、串－并行接口电路等；超大规模集成电路（ＶＬＳＩ）的集成度大于１０００门／片或大于１０万元件／片，是高集成度的数字逻辑系统，如在一个硅片上集成一个完整的微型计算机。上一页下一页返回任务过程２理论教学过程５.３.２数制与码制１.数制和码制数字信号通常以数码形式给出，不同的数码可以用来表示数量的不同。用数码表示数量大小时，一位数码往往不够用，所以必须要用进位计数制的方法组成多位数码使用。多位数码中每一位的构成方法以及从低位到高位的进位规则称为数制。在日常生活中，人们常用的数制是十进制，而在数字电路中通常采用的是二进制，有时也采用八进制和十六进制。当两个数码分别表示两个数量的不同大小时，可以进行数量间的加、减、乘、除等运算，这种运算称为算术运算。上一页下一页返回任务过程２理论教学过程２.基数和位权１）基数各种计数进位制中的数码的集合称为基，计数制中用到的数码个数称为基数。例如，二进制有０和１两个数码，所以基数为２；十进制有０～９十个数码，所以基数为１０。２）位数任一计数制中的每一位数，其大小都对应该位上的数码与一个固定的数相乘，这个固定的数称为各位的权，简称位权。上一页下一页返回任务过程２理论教学过程３.常用的几种数制１）十进制十进制是人们最熟悉的一种计数制，它的基数是１０，每一位必须是０、１、２、３、４、５、６、７、８、９这１０个数码中的一个，相邻的高位和低位数之间的进位关系是“逢十进一”，同一个数码在不同数位上代表的位权各不相同，位权是“１０”的幂。２）二进制二进制是数字电路中所使用的一种计数制，它的基数是２，每一位必须是０或１这两个数码中的一个，相邻的高位和低位数之间的进位关系是“逢二进一”，同一个数码在不同数位上代表的位权各不相同，位权是“２”的幂。上一页下一页返回任务过程２理论教学过程３）八进制八进制是在早期的计算机系统中经常使用的一种计数制，它的基数是８，每一位必须是０、１、２、３、４、５、６、７这八个数码中的一个，相邻的高位和低位数之间的进位关系是“逢八进一”，同一个数码在不同数位上代表的位权各不相同，位权是“８”的幂。４）十六进制十六进制是计算机数据中常用的一种计数制，它的基数是１６，每一位必须是０、１、２、３、４、５、６、７、８、９、Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ这１６个数码中的一个，相邻的高位和低位数之间的进位关系是“逢十六进一”，同一个数码在不同数位上代表的位权各不相同，位权是“１６”的幂。上一页下一页返回任务过程２理论教学过程４.各种数制之间的转换１）二进制转换为十进制二进制转换为十进制时，只要将二进制数按位权展开，然后将所有各项的数值相加，得到对应的十进制数。２）十进制转换为二进制十进制转换为二进制时，整数部分采用“除２取余”法，即把待转换的十进制数用２连除，直到无法相除为止，每除一次记下余数，然后把余数从后向前排列，得到对应的二进制数。３）二进制转换为十六进制二进制转换为十六进制时，要从低位到高位将整数部分每４位二进制数作为一组，最后不足４位的填０补齐，并将其代之以等值的十六进制数即可。上一页下一页返回任务过程２理论教学过程４）十六进制转换为二进制十六进制转换为二进制时，只要将十六进制数的每一位用等值的４位二进制数代替即可得到对应的二进制数。５.４逻辑门电路逻辑关系是生产和生活中各种因果关系的抽象概括。如果决定某一事件Ｆ是否发生（或成立）的条件有多个，分别用Ａ、Ｂ、Ｃ等来表示，则事件Ｆ是否发生与条件Ａ、Ｂ、Ｃ是否具备之间有三种基本的因果关系，即与逻辑、或逻辑和非逻辑。门电路是实现各种逻辑关系的基本电路，是组成数字电路的基本单元，和基本的逻辑关系相对应，有与门、或门、非门以及由它们组合而成的复合门电路和集成门电路。上一页下一页返回任务过程２理论教学过程门电路的输入和输出都是用电位（或叫电平）的高低来表示的，而电位的高低用“１”和“０”两种状态来区别。若用“１”表示高电平，用“０”表示低电平，则称为正逻辑系统；若用“０”表示高电平，用“１”表示低电平，则称为负逻辑系统。在本书中，如无特殊说明，采用正逻辑系统。５.４.１与逻辑和与门电路１.与逻辑若决定某一事件Ｆ的所有条件必须都具备，事件Ｆ才发生，否则这件事情就不发生，这样的逻辑关系称为与逻辑。例如，灯Ｆ点亮的条件是开关Ａ和Ｂ都闭合，因此，灯Ｆ点亮与开关Ａ、Ｂ闭合是与的逻辑关系，如图５.２－２所示。上一页下一页返回任务过程２理论教学过程２.与门电路实现与逻辑功能的电路称为与门电路，二极管与门电路如图５.２－３所示。其中，ＶＡ、ＶＢ是两个输入信号，ＶＦ是输出信号，信号的高电平ＶＨ＝３Ｖ，低电平ＶＬ＝０.３Ｖ，若忽略二极管导通时的压降，则输入与输出ＶＦ之间的电位关系如表５.２－２所示。５.４.２或逻辑和或门电路１.或逻辑若决定某一事件Ｆ的条件中，至少有一个具备事件Ｆ就发生，否则该事件况就不发生，这样的逻辑关系称为或逻辑。例如，当开关Ａ和Ｂ中至少有一个闭合时，灯Ｆ点亮，因此，灯Ｆ点亮与开关Ａ、Ｂ闭合是或逻辑关系，如图５.２－５所示。上一页下一页返回任务过程２理论教学过程２.或门电路实现或逻辑功能的电路称为或门电路，二极管或门电路如图５.２－６所示。ＶＡ、ＶＢ是两个输入信号，ＶＦ是输出信号，信号的高电平ＶＨ＝３Ｖ，低平电ＶＬ＝０.３Ｖ，若忽略二极管导通时的压降，则输入ＶＡ、ＶＢ与输出ＶＦ之间的电位关系见表５.２－４。５.４.３非逻辑和非门电路１.非逻辑决定某事件Ｆ是否发生的条件只是一个Ａ，当Ａ成立时，Ｆ不发生，当Ａ不成立时，Ｆ发生，这样的逻辑关系称为非逻辑。例如，开关Ａ闭合时，灯Ｆ不亮，Ａ断开时，灯Ｆ点亮。因此灯Ｆ点亮与开关Ａ闭合之间为非逻辑关系，如图５.２－８所示。上一页下一页返回任务过程２理论教学过程２.非门电路实现非逻辑功能的电路称为非门电路，二极管非门电路如图５.２－９所示。当Ｕｉ＝３Ｖ时，适当选择Ｒ１、Ｒ２的大小，可使晶体管饱和导通，ＵＣＥＳ≈０.３Ｖ，即ＶＦ＝０.３Ｖ；当Ｕｉ＝０.３Ｖ时，晶体管截止，ＶＦ≈ＶＣＣ。可见，当输入为高电平时，输出为低电平，输入为低电平时，输出为高电平，实现了非逻辑关系。非门电路的真值表见表５.２－６，其逻辑符号如图５.２－１０所示，其中方框右侧的小圆圈表示非。一个非门只有一个输入端和一个输出端。上一页下一页返回任务过程２理论教学过程５.４.４复合门电路为了扩大二极管和晶体管的应用范围，一般常在二极管门电路后接入晶体管非门电路，从而组成了各种形式的复合门电路。１.与非门一个与门的输出端和一个非门的输入端连接，就构成了一个与非门。与非门在数字电路中应用很普遍，其输入端有一个或一个以上输入为低电平时，输出为低电平；当输入端全部为高电平时，输出为低电平，可以概括为“有０出１，全１出０”。与非门的逻辑符号如图５.２－１１所示，其逻辑表达式为上一页下一页返回任务过程２理论教学过程２.或非门一个或门的输出端和一个非门的输入端连接，就构成了一个或非门，其输入端有一个或一个以上输入为高电平时，输出为低电平；当输入端全部为低电平时，输出为高电平，可以概括为“有１出０，全０出１”。或非门的逻辑符号如图５.２－１２所示，逻辑表达式为３.异或门异或门是一种有两个输入端和一个输出端的门电路，当两个输入端的电平相同时，输出端为低电平；当两个输入端的电平相异时，输出为高电平，这种逻辑可以概括为“相同出０，相异出１”。异或门的逻辑符号如图５.２－１３所示，逻辑表达式为上一页下一页返回任务过程２理论教学过程４.同或门同或门也是一种有两个输入端和一个输出端的门电路，当两个输入端的电平相同时，输出端为高电平；当两个输入端的电平相异时，输出为低电平，这种逻辑可以概括为“相同出１，相异出０”。异或门的逻辑符号如图５.２－１４所示，逻辑表达式为５.４.５集成门电路上面介绍的各种门电路均为分立元件门电路，在实际应用中这种分立元件的门电路存在许多缺点，如体积大、可靠性差等。随着电子技术的发展，数字集成电路得到了广泛的应用，其成本低、可靠性高、便于安装调试，因此在实际应用中，大部分的分立元件的门电路已被集成门电路所取代。目前，人们常用的门电路均是集成逻辑门电路芯片。上一页下一页返回任务过程２理论教学过程集成门电路按其内部电路使用的电子器件类型的不同可分为晶体管－晶体管集成逻辑门电路（ＴＴＬ）和金属－氧化物－半导体场效应管集成门电路（ＭＯＳ）。１.ＴＴＬ集成电路将若干个与非门电路经一定的工艺制作在同一块芯片上，加上封装，引出管脚，即制成了ＴＴＬ与非门集成电路组件，根据其内部所包含的门电路个数、同一门输入端个数，以及电路的工作速度、功耗不同，有多种型号的ＴＴＬ与非门电路。１）ＴＴＬ与非门典型的ＴＴＬ与非门电路如图５.２－１５所示，图中ＶＴ１为实现与功能的多发射极晶体管，它的每一个发射极都和其基极、集电极构成一个ＮＰＮ型三极管。下面分析一下其与非功能的实现。上一页下一页返回任务过程２理论教学过程（１）ＴＴＬ与非门的电压传输特性和主要参数。当输入Ａ、Ｂ、Ｃ中有一个（或多个）为低电平（０.３Ｖ）时，Ｂ１点电位被钳制在１Ｖ左右，这个电位不足以使ＶＴ２、ＶＴ５同时导通，因为由Ｂ１到ＶＴ５的发射极要经过三个ＰＮ结，当ＶＢ１≈２.１Ｖ时，这三个ＰＮ结才能同时导通，所以，此时ＶＴ２、ＶＴ５截止，ＶＴ３、ＶＴ４导通，输出电压为上一页下一页返回任务过程２理论教学过程ＴＴＬ与非门电路逻辑符号如图５.２－１６所示。（２）ＴＴＬ与非门的电压传输特性和主要参数。ＴＴＬ与非门的输入电压和输出电压之间的关系曲线称为电压传输特性曲线，该曲线是通过对ＴＴＬ电路的实验测量得到的，测试电路如图５.２－１７所示，该测试电路其实就是一个ＴＴＬ反相器。当ｕｉ逐渐升高时，ｕｏ的变化规律测试结果如图５.２－１８所示，该曲线即为ＴＴＬ与非门的电压传输特性曲线。２）集电极开路与非门（ＯＣ门）集电极开路的ＴＴＬ与非门简称ＯＣ门，与普通ＴＴＬ门相比，差别在于用外接电阻ＲＣ代替ＶＴ３、ＶＴ４，实际上ＶＴ３的集电极是悬空的。集电极开路与非门的电路如图５.２－１９所示，图中“”表示集电极开路。上一页下一页返回任务过程２理论教学过程ＯＣ门的主要特点如下。（１）实现“线与”。普通ＴＴＬ与非门使用时，输出端不能长久接地或者与电源短接。若输出端接地，则在门电路输出高电平时，流过有源负载ＶＴ３、ＶＴ４的电流很大，容易烧毁二极管；若输出端接电源，则在门电路输出低电平时，ＶＴ５处于饱和状态，会有很大的电流流过，容易烧毁二极管。所谓“线与”指的是把若干个门的输出端并联地接在一起，实现多个信号之间与的逻辑关系，具体接法如图５.２－２０所示，它的输出级等效电路如图５.２－２１所示。上一页下一页返回任务过程２理论教学过程（２）可以直接驱动较大电流的负载。集成ＯＣ门不仅能实现“线与”，还可以直接驱动一些较大电流的负载。ＯＣ门驱动发光二极管显示电路如图５.２－２２所示，集电极开路反相器驱动指示灯电路如图５.２－２３所示。当输入为高电平时，输出为低电平，发光二极管和指示灯点亮，否则不发光。３）三态门（ＴＳＬ）普通的ＴＴＬ与非门有两个输出状态，即高电平和低电平，两个状态都是低阻输出。三态门的输出端除了有高、低电平之外，还有第三种状态，即高阻状态。ＴＴＬ三态与非门的电路如图５.２－２４（ａ）所示，其逻辑符号图５.２－２４（ｂ）所示。上一页下一页返回任务过程２理论教学过程三态门一方面具有一般与非门的动作速度，另一方面又可以把若干个门的输出接到同一公用单线上进行选择，如图５.２－２５所示。只要将使能端Ｅ１、Ｅ２、Ｅ３在时间上互相错开，就可以保证每一时刻最多只有一个三态门接到总线上，其余各门均处于高阻悬空状态，从而避免各门之间互相干扰，达到利用同一条公用总线分时传送不同的数据ｄ１、ｄ２、ｄ３的目的。总之，三态门的主要用途就是作为ＴＴＬ系统和总线间的接口电路。上一页下一页返回任务过程２理论教学过程２.ＭＯＳ门集成电路在数字集成电路的产品中，ＭＯＳ电路占有相当大的比例，尤其在大规模和超大规模数字集成电路中，ＭＯＳ集成电路得到更广泛的应用。与ＴＴＬ电路相比，ＭＯＳ电路的优点是制造工艺简单、集成度高、功耗小、体积小、抗干扰能力强、易于实现大规模集成，而且产品的合格率高，缺点是工作速度比ＴＴＬ电路略低。目前，在提高ＭＯＳ电路的工作速度方面做了许多研究。几乎所有的超大规模集成存储器件、ＰＬＤ器件都采用ＭＯＳ逻辑门电路，ＭＯＳ门电路器件有可能超越ＴＴＬ器件而成为占主导地位的逻辑器件。用ＭＯＳ管构成逻辑电路时，按照所选用的ＭＯＳ管的不同可以分为ＰＭＯＳ电路、ＮＭＯＳ电路，以及兼有ＰＭＯＳ和ＮＭＯＳ管的互补ＭＯＳ电路，简称为ＣＭＯＳ电路（即互补对称连接的金属－氧化物－半导体集成电路的缩写）。ＣＭＯＳ电路是在ＭＯＳ电路的基础上发展起来的一种互补对称场效应管集成电路，目前用得最多。上一页下一页返回任务过程２理论教学过程１）ＣＭＯＳ非门电路ＣＭＯＳ非门电路（常称为ＣＭＯＳ反相器）如图５.２－２６所示，驱动管ＶＦ１采用Ｎ沟道增强型（ＮＭＯＳ），负载管ＶＦ２采用Ｐ沟道增强型（ＰＭＯＳ），它们一同制作在一块硅片上。两管的栅极相连，由此引出输入端Ａ，漏极也相连，由此引出输出端Ｆ，两者连成互补对称的结构，衬底都与各自的源极相连。２）ＣＭＯＳ与非门电路ＣＭＯＳ与非门电路图如图５.２－２７所示，驱动管ＶＦ１和ＶＦ２为Ｎ沟道增强型管，两者串联；负载管ＶＦ３和ＶＦ４为Ｐ沟道增强型管，两者并联，负载管整体与驱动管串联。上一页下一页返回任务过程２理论教学过程３）ＣＭＯＳ或非门电路ＣＭＯＳ或非门电路图如图５.２－２８所示，驱动管ＶＦ１和ＶＦ２为Ｎ沟道增强型管，两者并联；负载管ＶＦ３和ＶＦ４为Ｐ沟道增强型管，两者串联。当Ａ、Ｂ两个输入端全为“１”或其中一个为“１”时，输出端Ｆ为“０”，只有当输入端全为“０”时，输出端才为“１”。５.５逻辑代数及其化简５.５.１逻辑代数的基本公式和定律逻辑代数也称为布尔代数，是英国数学家布尔于１９５４年提出的，它是按一定逻辑规律进行运算的代数，是组合逻辑电路分析与设计不可缺少的数学工具。上一页下一页返回任务过程２理论教学过程１.逻辑代数的基本公式２.逻辑代数的基本定律（１）交换律Ａ＋Ｂ＝Ｂ＋ＡＡ·Ｂ＝Ｂ·Ａ（２）结合律Ａ＋（Ｂ＋Ｃ）＝（Ａ＋Ｂ）＋ＣＡ·（Ｂ·Ｃ）＝（Ａ·Ｂ）·Ｃ（３）分配律Ａ·（Ｂ＋Ｃ）＝Ａ·Ｂ＋Ａ·ＣＡ＋（Ｂ·Ｃ）＝（Ａ＋Ｂ）（Ａ＋Ｃ）上一页下一页返回任务过程２理论教学过程（４）还原律（５）反演律（６）吸收律３.逻辑代数的运算规则逻辑代数在运算时应先括号内后括号外，也可以利用分配率将括号去掉，非括号内的逻辑式可以先进行运算，利用反演律进行变换；先与运算后或运算。逻辑代数运算有三个规则。上一页下一页返回任务过程２理论教学过程１）代入规则任何一个含有变量Ａ的等式，如果将等式两边所有出现Ａ的位置都代之以一个逻辑函数Ｆ，则等式仍然成立。２）反演规则对于任何一个逻辑式Ｆ，如果把其中的所有“·”变成“＋”、“＋”变成“·”、“０”变成“１”、“１”变成“０”、原变量变成反变量、反变量成原变量，那么得到的逻辑表达式是Ｆ的表达式。反演律也称为摩根定理，应用反演规则时，应特别注意以下两个问题：（１）运算符的先后顺序，即先括号，后“与”，再“或”；（２）不属于单个变量上的反号应保留不变。上一页下一页返回任务过程２理论教学过程５.５.２逻辑函数的代数化简法逻辑函数的代数化简法就是利用逻辑代数的基本运算规则来化简逻辑函数。代数化简法的实质就是对逻辑函数作等值变换，通过变换，使与或表达式的与项目最少，以及在满足与项最少的条件下，每个与项的变量数最少。代数化简法常用的方法有以下几种。１.合并项法利用公式ＡＢ＋ＡＢ＝Ａ，把两项合并成一项。例如：２.吸收法利用公式Ａ＋ＡＢ＝Ａ，消去多余项。例如：上一页下一页返回任务过程２理论教学过程３.消去法利用公式Ａ＋ＡＢ＝Ａ＋Ｂ，消去多余变量。例如：４.配项法利用Ａ＋Ａ＝１，可在某一与项中乘以Ａ＋Ａ，展开后消去多余项，也可利用Ａ＋Ａ＝Ａ，将某一与项重复配置，分别和有关与项合并，进行化简。５.５.３逻辑函数的卡诺图化简法采用代数法化简时，需熟练掌握逻辑代数化简公式，并具备一定的技巧，有一定的局限性。对于不多于四个逻辑变量的逻辑函数，可采用卡诺图化简法，化简时更加直观、简洁。上一页下一页返回任务过程２理论教学过程１.最小项的定义在ｎ个变量的逻辑函数中，如果乘积项中包含了全部变量，并且每个变量在该乘积项中以原变量或反变量的形式只出现一次，则该乘积项就定义为该逻辑函数的最小项。２.卡诺图表示法卡诺图是一种平面方格阵列图，它将最小项按相邻原则排列到小方格内。对ｎ个变量的卡诺图来说，有２ｎ个小方格组成，每一小方格代表一个最小项。在卡诺图中，几何位置相邻（包括边缘、四角）的小方格在逻辑上也是相邻的。卡诺图的画图规则是：任意两个几何位置相邻的最小项之间，只允许有一个变量的取值不同。上一页下一页返回任务过程２理论教学过程３.应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数时，先将逻辑式中的最小项（或逻辑状态表中变量值为“１”的最小项）分别用“１”填入相应的小方格内，逻辑式中没有出现的最小项，在相应的小方格内填“０”或空着不填。如果逻辑式不是由最小项构成的，可先化为最小项或的形式。（１）将卡诺图中所有取值为“１”的相邻小方格圈成矩形。相邻的小方格包括最上行与最下行、最左列与最右列、同行（列）两端对应的小方格。（２）圈的个数应尽可能少，圈内的小方格应尽可能多。圈内小方格的个数应为２ｎ个。每一个新的圈内必须包含至少一个在已经圈过的圈中没有出现过的取值为“１”的小方格。否则，化简的结果出现重复，得不到最简式。上一页下一页返回任务过程２理论教学过程（３）圈内相邻的２ｎ项可以合并为一项，并消去ｎ个因子。所谓合并，就是在一个圈内保留最小项的相同变量，去掉最小项的不同变量。（４）将合并的结果相或，得到所求的最简与或式。５.６组合逻辑电路的分析与设计５.６.１组合逻辑电路的分析在任何时刻，输出状态只取决于同一时刻各输入状态的组合而与先前状态无关的逻辑电路称为组合逻辑电路。前面讲了与门、或门、非门、与非门、或非门等五种基本的逻辑门电路，把这些逻辑门电路组合起来，构成组合逻辑电路，以实现各种逻辑功能。上一页下一页返回任务过程２理论教学过程所谓组合逻辑电路的分析，就是根据给定的逻辑电路，找出其输出和输入信号之间的逻辑关系，确定电路的逻辑功能。其步骤如下：（１）由逻辑图写出输出端的逻辑表达式；（２）化简或变换逻辑表达式；（３）列出真值表；（４）根据真值表和逻辑表达式对逻辑电路进行分析，确定其逻辑功能。５.６.２组合逻辑电路的设计所谓组合逻辑电路的设计，就是根据实际要求设计出电路来满足所提出的任务，最后得到逻辑电路图。组合逻辑电路的设计步骤如下。上一页下一页返回任务过程２理论教学过程１）分析逻辑功能实际设计要求可能是一段文字说明，也可能是一个具体的逻辑问题，分析逻辑功能的任务就是要确定输入变量和输出函数，以及它们之间的相互关系。正确的分析是建立在对设计要求的深入调查和了解基础上的，所以，调查、了解、分析是关键，也是组合电路设计过程中较难的一步。２）列出真值表根据逻辑变量和逻辑函数之间的关系列出真值表。一般地说，首先列出输入信号状态和输出函数状态之间对应关系的表格，即功能要求表，简称为功能表，然后进行状态赋值，即用“０”“１”表示输入信号和输出函数的相应状态，从而得到逻辑真值表，简称为真值表。上一页下一页返回任务过程２理论教学过程３）写出逻辑表达式分析真值表中输入和输出的逻辑关系，列写逻辑表达式。４）逻辑函数化简选择合适的化简方法对逻辑函数进行化简，逻辑函数的化简方法主要有两种，一种是逻辑代数法，另一种是卡诺图法。５）画逻辑图根据最简逻辑表达式画出相应的逻辑电路。用公式法或者卡诺图法化简得到的基本都是与或表达式，但根据采用门电路类型的不同，需要适当地变换表达式的形式。例如：若采用与非门，则应将与或表达式变换为与非表达式；若采用或非门，则应变换成或非表达式；若采用与或非门，则应变换成与或非表达式。上一页下一页返回任务过程２理论教学过程５.６.３常用的组合逻辑电路器件１.全加器所谓全加就是被加数、加数以及来自低位的进位数三者相加，得出本位的和，并给出向高位的进位数，故全加器电路有三个输入端和两个输出端。三个输入端分别是：Ａｉ为被加数，Ｂｉ为加数，Ｃｉ－１为相邻低位向本位的进位数；两个输出端分别是：Ｓｉ为本位的和，Ｃｉ为本位向相邻高位的进位数。全加运算的真值表见表５.２－１２。上一页下一页返回任务过程２理论教学过程２.编码器一般地说，用文字、符号或者数码来表示特定对象的过程叫做编码。在日常生活中，我们经常遇到编码的问题，例如，开运动会给运动员编号、装电话给电话号码等都是编码。在数字电路中采用二制数，它有“０”“１”两个状态，而实际中使用信号是多种多样的，例如十进制数、各种字母、符号等，因此需要将若干个“１”“０”按一定规律排列在一起组成不同的代码来表示各种信号，完成这种功能的电路叫做编码器。编码器输入和输出的框图如图５.２－３６所示。上一页下一页返回任务过程２理论教学过程２.译码器译码是编码的逆过程，即把特定含义的二进制代码还原成一定的信息，具有译码功能的逻辑电路称为译码器，输入和输出框图如图５.２－３８所示。我们知道，ｎ位二制进数，共有２ｎ种不同的组合，将ｎ位二进制数的２ｎ种组合译成电路的２ｎ种输出状态，完成这一功能的译码器称为ｎ线－２ｎ线译码器。显然，对于２位的译码器，其输出有４个，简称２线－４线译码器，对于３位的译码器，则输出有８个，简称３线－８线译码器。由门电路组成的两个输入端、四个输出端的２线－４线译码器电路如图５.２－３９所示。上一页下一页返回任务过程２理论教学过程５.７.１基本ＲＳ触发器上一节讨论了门电路及由其组成的组合逻辑电路，这种电路的特点是输出变量状态完全由当时的输入变量的组合状态来决定，与电路原来的状态无关，即组合逻辑电路没有记忆的功能。数字电路中还常常用到另一类具有记忆功能的逻辑部件———双稳态触发器。由双稳态触发器和逻辑门组成的逻辑电路，在某一时刻的输出状态不仅取决于当时电路的输入状态，还与电路过去的状态有关，当输入信号撤去后，电路的输出状态能保持不变。这种具有记忆功能的逻辑电路称为时序逻辑电路。上一页下一页返回任务过程２理论教学过程双稳态触发器有两个互非的输出端Ｑ和Ｑ，它们有两个基本性质：一是其稳定状态总是相反的；二是在一定的输入信号作用下，能够从一个稳定状态翻转到另一个稳定状态。由两个与非门交叉连接组成的双稳态触发器如图５.２－４１所示，这种最简单的触发器是构成其他不同类型双稳态触发器的基本部分，因此称为基本双稳态触发器。由于它的输入端分别用ＲＤ和ＳＤ表示，故这种触发器又称为基本ＲＳ触发器。５.７.２钟控双稳态触发器具有时钟脉冲ＣＰ输入端的双稳态触发器称为钟控双稳态触发器，它的输出状态的改变不仅取决于输入端信号，还取决于时钟脉冲信号。在数字系统中，多个触发器工作时，可以在系统时钟脉冲控制下协调有序地工作。上一页下一页返回任务过程２理论教学过程钟控双稳态触发器按逻辑功能可分为钟控ＲＳ触发器、Ｄ触发器、ＪＫ触发器和Ｔ触发器等，按触发方式可分为电平触发、主从触发和边沿触发等。１.钟控ＲＳ触发器钟控ＲＳ触发器的逻辑电路如图５.２－４２所示，上面两个交叉连接的与非门构成基本ＲＳ触发器，下面两个与非门是引入输入信号和时钟脉冲的控制门。２.Ｄ触发器触发器的内部电路采用维持阻塞型的电路结构，输入端只有一个，用Ｄ表示，所以称为维持阻塞型Ｄ触发器，简称Ｄ触发器。维持阻塞型Ｄ触发器的内部逻辑电路及工作情况较为复杂，且与外部应用无关，该部分内容不在此论述。上一页下一页返回任务过程２理论教学过程Ｄ触发器的逻辑符号如图５.２－４４所示，其真值表见表５.２－１７。Ｄ触发器的特性方程为Ｑｎ＋１＝Ｄ（５.２－９）在触发方式上，Ｄ触发器采用的是边沿触发。在逻辑符号中，Ｃ处使用“∧”，表示Ｄ触发器是在时钟脉冲的上升沿接收输入信号并改变输出状态的。维持阻塞型Ｄ触发器既没有钟控ＲＳ触发器的空翻，也没有主从型ＪＫ触发器的一次翻转，抗干扰能力强，是一种应用广泛的触发器。上一页下一页返回任务过程２理论教学过程３.ＪＫ触发器ＪＫ触发器是一种功能完善的触发器，它的构成方式很多，这里仅以主从型ＪＫ触发器为例说明它的工作原理。主从型ＪＫ触发器的电路如图５.２－４６所示，其逻辑功能分析如下：当Ｊ＝０、Ｋ＝０时，触发器无论原态Ｑｎ如何，次态Ｑｎ＋１＝Ｑｎ，即输出端保持原态；当Ｊ＝１、Ｋ＝０时，触发器无论原态Ｑｎ如何，次态Ｑｎ＋１＝１，即输出端置“１”；当Ｊ＝０、Ｋ＝１时，触发器无论原态Ｑｎ如何，次态Ｑｎ＋１＝０，即输出端置“０”；当Ｊ＝１、Ｋ＝１时，触发器无论原态Ｑｎ如何，次态Ｑｎ＋１＝Ｑｎ，即输出端翻转。上一页下一页返回任务过程２理论教学过程５.７.３触发器功能的转换根据实际需要，可将具有某种功能的触发器经改接或附加一些门电路后转换为另一种触发器。１.ＪＫ触发器转换为Ｄ触发器Ｄ触发器在ＣＰ脉冲到来后的输出状态与输入端相同，而ＪＫ触发器在Ｊ、Ｋ状态不同时，输出总是与Ｊ端状态一样，因此只要令Ｊ＝Ｋ、Ｋ＝Ｄ即可将ＪＫ触发器转换为Ｄ触发器，电路如图５.２－４８所示。２.Ｄ触发器转换为ＪＫ触发器Ｄ触发器的特性方程为Ｑｎ＋１Ｄ＝Ｄ，ＪＫ触发器的特性方程为Ｑｎ＋１ＪＫ＝ＪＱｎ＋ＫＱｎ，要将Ｄ触发器转换为ＪＫ触发器，就是让Ｑｎ＋１Ｄ＝Ｑｎ＋１ＪＫ，让Ｄ触发器的输入信号满足Ｄ＝ＪＱｎ＋ＫＱｎ即可。由Ｄ触发器转换为ＪＫ触发器的电路如图５.２－４９所示。上一页下一页返回任务过程２理论教学过程５.８常用的时序逻辑电路器件５.８.１寄存器寄存器主要用于暂时存放各种输入、输出的数据和运算结果，按其有无移位功能可分为数码寄存器和移位寄位器两种。１.数码寄存器数码寄存器由具有记忆功能的触发器组成，具有接收、存放、清除数码的功能。由于一个触发器有“０”“１”两种稳定状态，可以存放一位二进制数，如果需存放ｎ位二进制数码，必须由ｎ个触发器适当连接，组成一个ｎ位数码寄存器。上一页下一页返回任务过程２理论教学过程Ｄ触发器和与门组成的四位数码寄存器如图５.２－５０所示，其工作过程如下。（１）清零。在清零输入ＲＤ端加一负脉冲，使各触发器Ｑ４、Ｑ３、Ｑ２、Ｑ１置“０”。（２）寄存数码。将待存的数码为１０１０，分别加到寄存器的四个数据输入端Ｉ４～Ｉ１。当接到时钟脉冲ＣＰ发出的寄存指令（正脉冲）时，触发器Ｆ４、Ｆ２翻转为“１”态，Ｆ３、Ｆ１为“０”态，这样，数据“１０１０”就暂存到寄存器中了。（３）取出数码。当需要取出数码时，向寄存器发出取出指令，四个与门开启，即可从数据输出端Ｏ４～Ｏ１得到寄存的数码“１０１０”。上一页下一页返回任务过程２理论教学过程２.移位寄存器移位寄存器寄存的数码可以在移位脉冲的作用下逐次左移或右移。由Ｄ触发器组成的右移移位寄存器如图５.２－５１所示，左边触发器Ｄ１端是数据输入端，每个触发器的输出端Ｑ接到下一个触发器的输入端Ｄ，右边触发器的输出端Ｑ３是数据输出端，移位脉冲同时加到各触发器的ＣＰ端。１）移位寄存器的工作过程在ＲＤ清零输入端加一负脉冲，使各触发器的输出端Ｑ１、Ｑ２、Ｑ３置“０”；然后将待存的数据“１０１”从高位到低位逐个输入，在移位脉冲作用下存到触发器的输出端Ｑ１、Ｑ２、Ｑ３中，其移动过程见表５.２－１９。由表可见，当第三个移位脉冲作用后，“１０１”三位数码出现在三个触发器的Ｑ端。上一页下一页返回任务过程２理论教学过程２）输出方式一种是继续送来三个移位脉冲，使寄存的数码逐位从Ｑ３输出，这种取数方式称为串行（移位）输出；另一种是直接从Ｑ１、Ｑ２、Ｑ３取出数码，这种取数方式称为并行输出。将移位寄存器的串行输出端Ｑ３反馈接到串行输入端Ｄ１，如图５.２－５２（ａ）所示。工作之初，先加一个预置初始状态的负脉冲，使触发器的输出端Ｑ１Ｑ２Ｑ３＝１００，随后每来一个时钟脉冲，触发器Ｆ１、Ｆ２、Ｆ３的状态右移一次，其次态转换表见表５.２－２０，电路的工作波形见图５.２－５２（ｂ）。上一页下一页返回任务过程２理论教学过程３.集成寄存器目前，各种功能的寄存器组件很多，常用的四位双向移位寄存器７４ＬＳ１９４是一种功能较强的寄存器，其管脚如图５.２－５３所示，它除了具有清零和保持功能外，既可左移又可右移，还可并行输入数据，其逻辑功能见表５.２－２１，其功能均在ＣＰ正沿作用下工作。５.８.２计数器计数器是最基本的时序电路，它不仅可以用来统计输入脉冲的个数，还可以作为数字系统中的分频、定时电路，用途相当广泛。计数器有多种分类方式，按其计数功能可以分为加法计数器、减法计数器和可逆计数器，按数制可以分为二进制计数器和非二进制计数器（如十进制计数器），按计数器中各触发器的状态更新情况可以分为同步计数器和异步计数器等。上一页下一页返回任务过程２理论教学过程１.异步二进制计数器由三个ＪＫ触发器组成的计数器如图５.２－５４所示，它的结构特点是：各级触发器的时钟脉冲来源不同，除第一级ＣＰ由外加时钟脉冲控制外，其余各级的ＣＰ均来自上一级的Ｑ输出端，所以，各触发器动作的时刻不一致，故称异步计数器。各触发器的Ｊ、Ｋ端均悬空，悬空相当于“１”态，即Ｊ＝Ｋ＝１，根据真值表，都处于计数状态，即每来一个时钟脉冲，触发器输出状态翻转一次，各触发器均在ＣＰ的下降沿到来时刻变化。下面分析其工作过程。上一页下一页返回任务过程２理论教学过程２.十进制计数器日常生活中人们习惯于十进制的计数规则，当利用计数器进行十进制计数时，必须构成满足十进制的计数规则。用４位二进制代码表示十进制的每一位数时，至少需要用４个触发器才能实现。最常用的二进制代码是８４２１ＢＣＤ码，取前面的“００００～１００１”来表示十进制的０～９这１０个数码，后面的“１０１０～１１１１”６个数在８４２１ＢＣＤ码中称为无效码。因此，采用８４２１ＢＣＤ码计数至第十个时钟脉冲时，十进制计数器的输出即从“１００１”跳变到“００００”，完成一次计数循环。同步十进制加法计数器电路图如图５.２－５６所示。上一页下一页返回任务过程２理论教学过程３.任意进制计数器所谓的任意进制计数器指Ｎ进制计数器，即每来Ｎ个计数脉冲，计数器状态重复一次。利用二进制或十进制计数器集成块，经过适当地连接可以方便地构成Ｎ进制计数器，常用的方法有复位法和置数法。４.集成计数器目前，各种功能的计数器组件很多，７４ＬＳ１６１是常用的４位二进制集成计数器，可以灵活地运用在各种数字电路，也可以在单片机系统中实现分频器等很多重要的功能，其管脚图如图５.２－５８所示，逻辑功能见表５.２－２５。上一页下一页返回任务过程２理论教学过程５.９５５５定时器５.９.１电路的组成与工作原理５５５定时器是将模拟电路和数字电路相结合的中规模集成定时器，它具有使用方便、带负载能力强的优点，利用它能方便地构成单稳态触发器、多谐振荡器、施密特触发器等，这些触发器应用于数字系统中，在实现脉冲的产生、整形、变换等方面得到了广泛应用。１.５５５定时器的电路结构５５５定时器的内部电路如图５.２－５９所示，它的内部由四部分组成：三个５ｋΩ电阻组成的分压器；供外接电容放电用的放电晶体管ＶＴ，两个电压比较器Ａ１和Ａ２，一个ＲＳ触发器，整个组件共有８个出线端，管脚图如图５.２－６０所示。上一页下一页返回任务过程２理论教学过程２.５５５定时器的工作原理５５５定时器的工作状态取决于电压比较器Ａ１、Ａ２，它们的输出控制着ＲＳ触发器和放电管ＶＴ的状态。当高触发端ＴＨ的电压高于２/３ＶＣＣ这个上门限电平阈值电压时，比较器Ａ１输出高电平，ＲＳ触发器置“０”，即输出端Ｑ＝０，放电晶体管ＶＴ导通；当低触发端ＴＲ的电压低于ＶＣＣ／３的下门限电平的阈值电压时，比较器Ａ２输出高电平，ＲＳ触发器置“１”，即输出端Ｑ＝１，放电晶体管ＶＴ截止。当ＴＨ端电压高于２ＶＣＣ／３或者ＴＲ端的电压低于ＶＣＣ／３时，两个电压比较器Ａ１和Ａ=输出均为０，输出端保持原状态不变，放电晶体管ＶＴ也保持原状态不变。５５５定时器的功能见表５.２－２６。上一页下一页返回任务过程２理论教学过程５.９.２定时器应用电路１.由５５５定时器构成的单稳态触发器单稳态触发器电路只有一个稳态，还有一个暂稳态，在外来触发信号作用下，电路由稳态翻转到暂稳态，暂稳态维持一段时间以后，将自动返回到稳定状态，而暂稳态时间的长度与触发脉冲无关，仅取决于电路本身的参数。由５５５构成的单稳态触发器如图５.２－６１。２.由５５５定时器构成的多谐振荡器多谐振荡器又称无稳态电路，主要用于产生各种方波或时钟信号。由于矩形波含有极丰富的谐波信号，所以这种电路被称为多谐振荡器。多谐振荡器的特点是：它没有稳定状态，而只有两个暂稳态，它不需要外加触发信号，在接通电源后就能使两个暂稳态自动地、周期性地交替转换，从而形成周期性的矩形脉冲。上一页下一页返回任务过程２理论教学过程３.由５５５定时器构成的施密特触发器由于施密特触发器从一个稳定状态转换到另一个稳定状态的转换时间极短，亦即输出电压的边沿极陡，因而常用于波形的整形，可以有效地将缓慢变化的信号整形为边沿陡直的矫形波。上一页返回任务过程３理论与实践相结合的教学过程５.１０知识的拓展５.１０.１声波与电子琴根据音乐音阶信号的分析测量，八个基本音阶的频率见表５.３－１。５５５电路组成的多谐振荡器的振荡频率可以通过改变振荡电路中ＲＣ元件的数值实现。根据这一原理，通过设定一些不同的Ｒ、Ｃ数值，控制电路按照一定的速度依次将不同的ＲＣ组件接入振荡电路，就可以使振荡电路按照设定的要求，有节奏地发出设定的音频信号或音乐。可以通过琴键改变多谐振荡器的时间常数实现电子琴电路，如图５.３－１所示，图中Ｓ１～Ｓ８代表八个琴键开关，按照图示接线后，闭合不同开关即可令喇叭发出不同频率的声响，从而模拟出电子琴的工作。下一页返回任务过程３理论与实践相结合的教学过程５.１０.２电子时钟电子时钟一般是由振荡器、分频器、计数器、译码器、显示器等几部分组成，这些都是数字电路中应用最广泛的基本电路。可以直接采用多谐振荡器产生振动周期为１ｓ的脉冲，将信号送入计数器进行计算，并把累加的结果以时、分、秒的数字显示出来。秒和分的显示电路分别由两级计数器和译码器组成的六十进制计数电路实现，时的显示电路由两级计数器和译码器组成的二十四进制电路来实现。所有计时结果由六位七段数码管显示。系统原理图如图５.３－２所示。上一页下一页返回任务过程３理论与实践相结合的教学过程为了制作方便，振荡电路可选用结构较为简单的５５５定时器构成的多谐振荡器，５５５定时器使用灵活、方便，能够极方便地构成施密特触发器、单稳态触发器和多谐振荡器，可以在施密特触发器的基础上改接成多谐振荡器。５５５定时器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量，多谐振荡器为计数器提供计数脉冲和校时脉冲，产生振荡信号的周期为１ｓ。上一页下一页返回任务过程３理论与实践相结合的教学过程５.１１科技小制作５.１１.１３人表决器电路１.电路原理３人表决器电路里有３个按键，当两个或两个以上的按键同时按下时，ＬＥＤ点亮；只有一个或者没有按键按下时，ＬＥＤ灯不亮。具体电路设计原理请参照例５.８，这里采用四与非门设计法。２.电路组成７４ＬＳ００是一个四组２输入端与非门电路，电路的管脚如图５.３－３所示。７４ＬＳ１０是一个３组３输入端与非门电路，电路的管脚图如图５.３－４所示。上一页下一页返回任务过程３理论与实践相结合的教学过程３.电路图３人表决器电路的电路图如图５.３－５所示。４.元件清单３人表决器所需的元件清单如表５.３－３所示。５.电路实物图３人表决器的实物图如图５.３－６所示。上一页下一页返回任务过程３理论与实践相结合的教学过程５.１１.２抢答器电路１.电路原理抢答器是一种应用十分广泛的设备，在各种竞赛、抢答场合中，它都能客观、迅速地判别出最先获得发言权的选手。现在的抢答器通常是由数字集成电路构成的，具有结构简单、反应速度快、成本低等优点。当选手按下某一开关键时，可通过开关阵列电路在输出端产生相应的开关电平信息，同时对抢答者的抢答信息进行