【《基于FPGA的DDS信号发生器设计》8400字（论文）】

II基于FPGA的DDS信号发生器设计摘要：本文中对信号发生器的历史背景和意义，国内外发展现状做了描述，介绍了直接数字合成技术（DirectDigitalSynthesize,DDS）的原理和结构做了描述，并对原理做出来推导。DDS作为一种十分重要的频率合成技术，因为具有频率切换时间短、频率分辨率高、相位变化连续等多种优点而成为波形信号发生的主要选择。介绍了现场可编程门列阵（FPGA），QuartusⅡ软件和VerilogHDL汇编语言，设计出一个基于FPGA的DDS信号发生器，该数字信号发生器能够产生可调频率和幅度的正弦波、锯齿波、方波和三角波，产生的频率范围为1Hz~1MHz，频率平均误差为0.20%，输出电压范围为0.10V~10V。系统频率稳定度较高、具有较好的频率和幅度调节范围、运行稳定。关键词：FPGA；DDS；信号发生器；目录1绪论 11.1课题背景及研究意义 11.2国内外研究现状 11.3课题的研究内容 22系统概述 32.1方案选择 32.1.1方案一 32.1.2方案二 32.1.3方案三 42.2DDS的工作原理和结构 43基于FPGA的DDS信号发生器设计 73.1FPGA介绍 73.2QuartusⅡ开发环境 83.3VerilogHDL语言 83.4信号发生器的各模块设计 83.4.1DDS设计 83.4.2RAM设计 93.4.3按键控制模块 123.4.4顶层模块 123.5程序仿真 133.5.1仿真软件 133.5.2仿真结果 134系统硬件设计 144.1FPGA硬件电路 144.2FPGA芯片 144.3DAC模块 154.4滤波电路 164.5系统调试 164.5.1输出波形 174.6结果分析 195结论 20参考文献 21附录A系统电路和相关附图 22附录B全部程序清单 23PAGE71绪论1.1课题背景及研究意义信号发生器（signalgenerator）也称为信号源或振荡器，是能够产生多种波形，例如正弦波，方波，锯齿波，三角波，而且能够提供不同频率和输出电平的设备。在生产实验和电子科学领域有着广泛的应用，在测量电信系统和电信设备的各种参数时，都要用到信号发生器。正弦波信号发生器出现最早，后来随着脉冲计数和计算技术的发展，开始慢慢出现了各种脉冲发生器及特殊波的形发生器。一开始只有音频、中频和高频，道后来渐向两端发展。由于科学技术的发展，在自动控制等方面的需要，出现了超低频信号发生器；随着空间通信和军事等方面的发展，则需要则向甚高频、特高频和超高频领域发展，频率范围从0.0001Hz~3000MHz不等，其应用领域包含地震波测量，设备维修，再到手机通讯等等。直接数字频率合成就是用数字控制方法从标准频率源中产生各种频率，再通过D/A转换器形成模拟信号，进过滤波器得到波形。比起传统的方法，直接数字频率合成在频率转换时间，分辨率和集成化等方面有显著的提高，是目前应用最广泛的频率合成器，现在它在性能，使用等方面越来越好。因此对基于FPGA的DDS信号发生器的研究有着深远的意义。1.2国内外研究现状1980年以来，各个国家都在开发自己的DDS产品，例如美国高通(QUALCOMM)公司的Q2334，斯坦福（STANFORD）公司的STEL-1180，亚德诺半导体（AnalogDevices）公司的AD9854，美国福禄克（Fluke）公司的F-6060B等等，国内也有诸多厂家生产DDS技术的信号发生器，但与国际上的相比还是有不小的差距，如北京科奇公司的KH1460，南京新联电子的EE1411C，上海爱仪的1051S等等，价格相对较低，适合用来教学。当前，DDS技术高速发展，德国罗德与施瓦茨（Rohde&Schware）和美国的安捷伦（Adilent）品牌的信号发生器占有中国的高端信号发生器，除此之外，泰克（Tektronix）、安立（ANRITSU）和Aeroflex-IFX也拥有好的品质，但是价格贵。而在国内的信号发生器起步较晚，但是发展至今也在逐渐跟上国际水平。其中具有代表性的就是北京普源精电的DG1022信号发生器，南京盛普仪器科技有限公司的SPF120DDS信号发生器，华高生产的HG1600H型数字信号发生器。这几年随着GSM，中国北斗卫星定位，5G，6G，BlueTooth等的发展，同时在雷达，军事，国防，航空，航天和航海等方面的不断创新，对频率合成的要求也越来越高，加速了该技术的发展。随着新一代低价格，高时钟频率，性能更全的DDS芯片的初现，直接数字频率合成的应用前景更加广阔，我国也会投入更多对精力在这方面发展。1.3课题的研究内容直接数字式频率合成器（DDS）是一项关键的数字化技术，其将先进的数字处理理论与方法引入频率合成技术，通过数/模转换器将一系列数字量形式的信号转换成模拟形式信号。这篇文章的主要目的就是按照信号发生器的的特点，以FPGA为核心，结合硬件芯片，设计出一种方便简单，效果较好的信号发生器。以下将介绍数字信号发生器的实现过程。本文的主要工作如下：1.具有产生正弦波、方波、三角波、锯齿波四种周期性波形。2.输出信号频率范围1Hz~1MHz，重复频率可调，频率步进间隔小于等于1Hz。3.具有显示输出波形类型、重复频率等功能。4.根据论文课题提出信号发生器的课题背景及研究意义。5.介绍DDS的技术的特点以及原理。6.对FPGA的开发流程做介绍，对VerilogHDL和和QuartsⅡ软件做简要描述。7.根据方案设计，确定系统的构成，完成电路的设计。8.对信号发生器进行运行和调试，找出不足，并分析总结。2系统概述在第一章中介绍了信号发生器的国内外发展现状以及课题设计的要求，接下来将介绍普通的信号发生器原理和三种常见的频率合成技术，其中DDS因为其优良的特性，应用最广。下面将对DDS的原理与结构做详细的介绍。2.1信号发生器的主要类别信号发生器是一种能够提供多种频率、波形和输出电平的电信号设备，应用十分的广泛，在测量各种电信系统的频率振幅特性、传输特性、频率特性及其他参数时，作为测试的激励源或信号源。图2.SEQ图\*ARABIC\s21普通信号发生器原理框图图2.SEQ图\*ARABIC\s21普通信号发生器原理框图随着数字技术的发展，信号发生器开始采用数字电路，频率合成技术也逐渐发展。所谓频率合成技术，就是将具有低噪声，高精度，高稳定度等特性的基准频率通过数字混合运算后，会产生同精度，稳定度的频率。其实现主要有以下三种。2.1.1直接模拟频率合成技术直接模拟频率合成技术(DirectAnalogFrequencySynthesis,DAFS)，这种频率合成技术是最早期的，且原理简单，DAFS是通过模拟振荡器发生频率，经由谐波发生器发出一系列谐波，之后再混频、分频和滤波等过程产生许多离散频率。直接式频率合成技术优点使频率转换时间短，相位噪声低，不过由于使用大量硬件，造成合成器成本高，体积大，杂散分量多等诸多缺点，仅仅应用于发生一些雷达信号，平常使用较少。2.1.2锁相环频率合成锁相环频率合成(PhaseLockedLoop,PLL)，锁相环是PLL中的核心，是一个负反馈电路，锁相环是实现相位自动锁定的控制系统，输出信号和参考信号具有同步的相位，由滤波器，振荡器，鉴相器组成。鉴相器的输入信号与振荡器的输出频率有相位差，利用这个误差来控制电压，调整频率，最终与鉴相器同频，因此可以认为这是一个相位误差控制系统。该技术的优点是电路能耗小，体积较小，容易集成。但是缺点就是锁定时间较长，电路较为复杂。2.1.3直接数字频率合成直接数字频率合成(DirectDigitalFrequencySynthesis,DDS)，它的基本原理是：根据一定的时钟频率，在ROM中读取离散且带有幅值的二进制数，经D/A转换和滤波，最终得到模拟正弦波。直接数字频率合成的优点：频率分辨率高，转换时间快，能够输出各种波形的能力。但也有相位截断误差等缺点。现在DDS已经被广泛应用。从以上三种方案，DDS是功能最成熟，运用最广泛的，且比较简单、精确度较高、实现方便、软件设计也比较简单，故本次设计采用了方案三。2.2DDS的工作原理和结构直接数字频率合成不是做普通的运算，而是根据不同函数的产生，从相位出发，最后输出所需要的频率。直接数字频率合成的主要部件有：相位累加器，波形存储ROM，D/A转换器和滤波器，如图2.2所示图2.2DD图2.2DDS原理框图(1)相位累加器：这是DDS的中枢，简单来说就是一个计数器，由全加器和寄存器两部分组成，相位累加器原理框图如图2.3所示。相位累加器就是运用信号递增的相位信息。运行的过程是,每当来一个时钟脉冲fc时，全加器会把频率控制字与寄存器输出的数据加起来，作为输入送给寄存器，寄存器再把这次输入值送到全加器，为下次时钟脉冲来的时候，全加器能与频率控制字相加。在时钟作用下，相位累加器进行累加，当累加满时就产生一次溢出，完成一个周期。图2.3图2.3相位累加器原理框图(2)波形存储ROM：ROM中存储的每个相位都是其所对应的二进制数字幅值，它主要用来完成波形从相位到幅值之间的转换。波形存储器不但可以存储运用广泛的正弦波形，也可以存储周期性的任意波形。拿正弦波举例，具有N个地址位的波形ROM可以看成是把0~2π的正弦信号离散成2N个序列，假设ROM中有M个数据位，那么2N个序列的幅值以M位二进制存储在ROM中，按照不同的地址输出相应的正弦信号幅值。(3)D/A转换器：其作用是把数字信号转变成模拟信号，幅度量化后的波形经过D/A转换器后变为阶梯波。当它的分辨率越高时，形成的阶梯个数也随之增多，输出波形的精度也会越高。(4)滤波器：滤波器是由电容、电感和电阻组成的滤波电路。当输出频率比较大时，则会在频率中会有掺杂的高频信号，输出波形有可能失真，滤波器可以对特定频率的频点或该频点以外的频率进行有效滤除，得到一个特定频率的信号。接下来将以生成正弦波为例，用公式来推导直接数字频率合成的基本原理。设合成的正弦波信号频率为f1，波形函数为：βt=sin⁡（2πf当fc为采样信号时，连续采样两次间的相位增量∆∂∆∂=2πf1Tc其中Tc=1/fc∂(n)=2πf1Tcn（2.3用θ(n)构造一个离散正弦幅值序列β(n)为：β(n)=sin(2πf1Tc依据奈奎斯特采样定理，当满足f1/f0<1/2当相位累加器的输出为N位，那2N就是2πradN有效位数当中最低的一个。当频率控制字K被二进制所来表示的相应的相位值为K∗2π/2radN，在输出周期性的信号时，参考时钟的周期数是2N/K，其中N=0,1,2…,T0=2N输出信号的频率f1f1=Kfc因此，输出信号的频率与ROM中的高M位无关，当fc确定时，频率控制字决定f13基于FPGA的DDS信号发生器设计3.1FPGA介绍现场可编程门列阵(FieldProgrammableGateArray,FPGA)，是在PAL(ProgrammableArrayLogic)、PLD(ProgrammableLogicalDevice)等可编程器件的基础上进一步发展的产物，FPGA作为高密度的用户可自编辑的专用集成电路(ApplicationSpecificIntegratedCircuit,ASIC)领域中的一种半定制电路而出现的，与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。FPGA拥有非常强大的内部资源，使用FPGA设计的功能逻辑具有明显的优势。它的主要特点有：(1)开发资金投入小。FPGA可现场编程，极大的便利了修改，配置和烧写很，减少了类似ASIC的重新投片与实验，很大程度上降低了系统设计的意外，也降低了硬件等开销。(2)规模大。随着现代技术的迅速强大，FPGA规模渐渐扩大，作用也越来越强，且在逐渐代替一些IC芯片。(3)设计的周期短。在实习不同电路功能时，可以通过重新编程，运用一种新的方案仅仅只要数百毫秒，不需要改变硬件电路。(4)开发工具能力强大。FPGA具有诸多开发工具，可以快速实现设计的输入，仿真，优化，在线调试等功能，并且简单易于操作。图3.1设计流程图FPGA的这些优点使其在现代的生产使用中很受欢迎，被大多数用户选择，它的设计流程图如图图3.1设计流程图3.2QuartusⅡ开发环境Altera公司开发的QuartusII是完整多个平台设计环境，满足复杂可编程逻辑器件和现场可编程门列阵的设计需求，设计方法灵活，主要有以下三种输入:(1)原理图输入：它是最为直接的一种，在阿尔特拉应用软件中的的原理图库来使用所需元件来进行设计，原理图输入直观，易于修改。(2)硬件描述语言输入：在QuartusII软件中支持VHDL,VerilogHDL以及各种AHDL语言编程，这种输入效率高，提高了不同模块的可移植性。(3)网表输入：阿尔特拉公司的QuartusII中支持的网表有Verilog格式，EDIF格式和VHDL格式。在AD等其他软件系统上设计的电路时可以采用这种方法，不需要重新编写代码。此输入能够极大运用现有资源，减少设计时间，提升了进度。3.3VerilogHDL语言在20世纪80年代，VerilogHDL和VHDL作为一种硬件描述语言被开发出来，是运用文本输入的形式来描述数字系统硬件的行为和结构，VerilogHDL能够表示逻辑表达式、逻辑电路图以及数字逻辑系统各功能，VerilogHDL和VHDL是当前使用最多的两种硬件描述语言。VerilogHDL和VHDL均为IEEE标准，不同的开发人员都可以使用VerilogHDL，它继承了C语言中的多种结构和操作符，对各个语法的结构都定义了清晰的模拟、仿真语义，可以使用仿真器试验。VerilogHDL的程序结构有task和function，运用更为便利，方便操作。与VHDL语言相比，VerilogHDL在设计时简单，容易学习和使用，VHDL更严谨，不过较为困难。目前FPGA设计中，使用Verilog语言的企业占到了九成以上，Verilog能更快捷的对数字电路和产品进行设计。.3.4信号发生器的各模块设计文中之前介绍了DDS的工作原理，在本设计中FPGA实现的功能是DDS的设计，按键控制波形以及波形存储器RAM。3.4.1DDS设计DDS模块有3路输入信号，1路输出信号，其内部例化了前面生成的波形数据表ROM;输入信号中有时钟sys_clk、复位sys_rst._n和按键控制模块输入的波形选择信号wave_select.输入的波形选择信号有4种状态，分别对应4中波形，根据输入的波形选择信号的不同，对ROM中波形选择信号对应波形的存储位置进行数据读取，将读出波形幅.值数据通过输出信号data_out输出到外部挂载DA板块，进行数模转换，DDS的框图如图3.2：图3.2DDS框图3.4.2RAM设计本次设计的基于FPGA的DDS信号发生器实现正弦波，方波，三角波和锯齿波四种波形输出，要再ROM中存入4种信号各自的完整周期的波形数据。ROM是只读存储器，在进行ipcore配置时要初始化文件，要将波形数据文件格式为MIF的文件写入其中。使用MATLAB来绘制这四种信号的波形，对其进行等间隔采样，采样次数作为ROM的地址，再将数据写入存储地址所对应的储存空间。本文中对四种信号采样的采样次数为212次，位宽为8bit。MATLAB生成的正弦信号波如图3.3：图3.3正弦波MATLAB生成的方波信号波如图3.4：图3.4方波MATLAB生成的三角波信号波如图3.5：图3.5三角波MATLAB生成的锯齿波信号波如图3.6：图3.6锯齿波由于生成四个mif文件，过程繁琐，因此这里选择采用一个深度为4096*4，8位宽的ROM，生成一个mif文件，次文件按照正弦波，方波，三角波，锯齿波的顺序写入。DDS模块中的波形储存器是用QuartusⅡ中的MegaWizardPlug_InManager工具中添加的RAM：1-PORT核，如图3.7所示，在ROM定制模块中选择输出数据线宽和存储的数据个数分别为8为16384个。图3.7RAM:1-PORT参数选择3.4.3按键控制模块本次设计的DDS信号发生器能够实现四种波形的输出，我使用外部按键来实现波形的切换，一个按键对应一种波形。外部物理按键的触发信号通过顶层模块输入按键控制模块，按键控制模块内部实例化4个按键消抖模块，分别对4路按键信号做消抖处理，组成位宽为4bit的波形选择信号并输出至DDS模块。波形选择信号初值为4"b0000，当某一按键按下，波形选择信号对应电平拉高，按键控制模块框图如图3.8所示：图3.8按键控制模块3.4.4顶层模块顶层模块较为简单，内部例化了各子功能模块，连接各对应信号:外部有3路输入信号、2路输出信号。输入有时钟、复位信号和控制信号波形切换的4路按键信号：输出2路信号中，信号dac_data为DDS模块输出的，自波形数据表ROM中读取的波形数据：信号dac_clk为输入至外载板卡的时钟信号，DA模块使用此时钟进行数据处理，该信号由系统时钟sys_clk取反得到。波形数据表ROM的读时钟为系统时钟sys_clk,在系统时钟上升沿时对ROM进行数据读取，而DA模块也使用时钟上升沿进行数据处理，将系统时钟sys_clk取反得到dac_clk,dac_clk的.上升沿刚好采集到波形数据dac_data的稳定数据，顶层模块框图如图3.9所示：图3.9顶层模块3.5程序仿真3.5.1仿真软件Mentor公司的ModelSim是目前最先进的HDL语言仿真软件，ModelSim可以提供优良的仿真环境，目前在这个领域只有ModelSim是单内核支持VHDL和Verilog交叉仿真的仿真软件。它运用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，拥有编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口等优点，使用户加快改正错误提供强有力的手段，在做FPGA/ASIC设计时的首选仿真软件就是ModelSim仿真平台。3.5.2仿真结果波形仿如图3.10所示：图3.10波形仿真图通过仿真可以看出按键控制时，0001所对应是正弦波，0010对应是方波，0100对应的是三角波，1000所对应的是锯齿波，与程序所设计符合。频率为499.990Hz，初相位为π/2。4系统硬件设计4.1FPGA硬件电路以FPGA集成芯片为核心，外加DAC数模转换，滤波器，系统电源等实现信号发生器的硬件电路的设计，如图4.1所示。与此同时，在直接数字合成原理的基础上通过VerilogHDL语言编程实现信号发生器的硬件设计。图4.1FPGA整体硬件设计4.2FPGA芯片本设计采用的FPGA芯片为Altera公司生产的Cyclone系列的EP1C3T144C8，大约3000个LE（大约24000门），引脚数144，内部延迟时间为8ns。这款芯片具有业界领先的低功耗和低系统成本，采用TSMC的28nm低功耗工艺制造，5Gbps时每个通道仅88mW的最大功耗，处理性能超过4000MIPS，功耗不到1.8W，而且使用了较多的硬核知识产权模块，降低了功耗。EP1C3T144C8具有的特点：嵌入式FPGA（现场可编程门列阵）；工作电压为1.425V~1.575V；安装类型为表面贴装，采用144-TQFP，144-VQFP封装方式；工作温度为0℃~85℃；在2.5V、3.3或者5V下工作。电路原理图用AltiumDesigner完成，如图42所示：图4.2芯片EP1C3T144C8电路原理图4.3DAC模块DAC模块就是接收命令的部分，如果要得到输出的波形就要求在数模转换器的使用，来进行数模转换，将采样数据转换为实际的输出信号，波形显示的准确与否的关键就是D/A转换器的选择。D/A转换的芯片类别很多，由于成本和电路设计需要，在本设计中选择的芯片型号是AD9708。AD9708具有的特征有：(1) 采用+3V~+5V的单电源供电，两路电流输出；(2) 转换速率高达12.5MHz；(3) 低功耗：+5V是消耗175mW，+3V时消耗45mW；(4) 低干扰：3Pv.s；(5) 内参：扩展文件可选，可全程范围调节。数模转换电路如图4.3所示：图4.3数模转换电路4.4滤波电路经过D/A转换后产生的模拟波形中会产生一些高频的杂乱信号，特别是在输出的频率高时采样点有限，显示出的波形会出现较大的偏差。在AD转换器后添加一个低通滤波器，就可以过滤高频信号，滤波器电路如图4.4所示。滤波器是由3个的电感，4个以及电阻构成，再外接一个运算放大器（AD8065ART）减小电路的阻抗。图4.4低通滤波器电路图4.5系统调试做出硬件电路的PCB，然后做出硬件电路，将各模块合并，使用QuartusⅡ软件做好软件设计。对FPGA模块进行编译，把程序下载到硬件电路中，连接示波器开始系统的功能调试。如图4.5所示为系统整体硬件电路设计实物图。图4.5整体硬件设计实物图4.5.1输出波形通过按键切换到需要的波形，对波形的频率，幅度进行调节后，示波器就会产生波形。图4.6为幅值5V，频率1000Hz的正弦波形图，显示在示波器上。图4.6正弦波图4.7为幅值5V，频率为1000Hz的锯齿波形图，显示在示波器上。图4.7锯齿波图4.8为幅值5V，频率为1000Hz的方波形图，显示在示波器上。图4.8方波图4.9为幅值5V，频率为1000Hz的三角波形图，显示在示波器上。图4.9锯齿波4.6结果分析通过设置不同波形的频率，测量信号发生器在示波器上显示的频率实时频率，将实时频率与设置频率做比较，得到的波形数据如表4.10所示。表4.10波形数据采集波种单位设置频率实际频率差值误差正弦波Hz1000996.253.750.0375正弦波KHz55.0100.010.0002方波Hz1000999.800.20.020方波KHz54.9700.0300.0006锯齿波Hz10001000.120.120.012锯齿波KHz5997.302.700.054三角波Hz1000996.303.700.037三角波KHz54.9810.0190.0004由实验所测得表格中的数据得出平均误差为2.015%，最大输出频率为1Mhz，当信号频率大于1Mhz出现失真，符合预期设定频率范围（1Hz~1MHz）。5结论本设计根据信号源的实际运用为出发点，按照设计要求，查看资料，认真阅读研究文献，充分利用知网上的资源来完成设计。在运用FPGA技术的基础上，设计软件与硬件电路，进行了仿真和实物验证，最终实现了基于FPGA的DDS信号发生器设计。所做的工作如下：（1）充分利用图书馆的图书和网上的资源，了解信号发生器国内外发展现状，给出课题的背景和研究意义，对三种常用的频率合成技术优缺点和应用范围做了简单的介绍，了解到传统的频率合成方法和DDS技术的区别。以正弦波为例对直接数字频率合成的原理进行了公式推导，对直接数字频率合成的结构做了具体的介绍。（2）运用QuartusⅡ开发软件和VerilogHDL语言，完成了DDS在FPGA中的实现，运用MATLAB软件做出各个函数波形的mif文件，设计出包含滤波器，FPGA核心板，电源的硬件电路。（3）通过按键消抖和按键控制实现了对四种波形（三角波，方波，正弦波，锯齿波）的变换。这篇文章就是研究了基于FPGA的DDS信号发生器设计，实现了满足预定指标的多波形输出。可产生正弦波、三角波、矩形波，锯齿波信号，经过仿真和实测证