第二章标准总线的应用

第二章标准总线的应用文档ppt总线标准化的意义产品化、缩短系统的构造时间（周期）降低开发成本便于维护，结构简单系统功能扩展和更新软件及硬件的升级保障标准的形成和标准化的内容企业联合制订某产品的盛行使其总线成为事实的标准申请成为ISO/IEEE标准标准规定的内容：引脚定义（位置，信号名，属性）交直流特性、时序电源机械连接几种常用的总线标准S100 Z80单板机总线MultiBus Intel1977单板与扩展、多总线 IEEE-796STD（standard）

IEEE-961普洛公司1978小板结构，刚性好，简化的MultiBus

VMEMotolora M68000系列32位IEEE-1014PC：ISA系统总线、EISA总线、VESA总线、PCI总线等IEEE-488 并行总线RS-232C、USB串行总线芯片间串行总线I2C,SPI等IBM-PC/XT总线IBMPC总线是IBMPC/XT机上使用的8位系统总线有62条信号线，用双列插槽连接，分A面（元件面）和B面（焊接面）实际上是8088CPU核心电路总线的扩充和重新驱动与最大组态下的8088总线相似PC104的16位方式Tw状态——检测I/OCHRDY准备好信号，确定是否再插入等待状态TwPC：ISA系统总线、EISA总线、VESA总线、PCI总线等Q7GB4,B21~B25优化的、小型、自我堆栈式结构T4状态——外设读取CPU送来的数据分别与PC和PC/AT相对应。IEEE-488 并行总线有62条信号线，用双列插槽连接，分A面（元件面）和B面（焊接面）T2状态——存储器读控制信号有效A/Y3T1状态——送出I/O地址IBMPC总线是IBMPC/XT机上使用的8位系统总线IBM-PC/XT总线1.信号功能D0～D7——8位双向数据线A0～A19——20位输出地址线ALE——地址锁存允许，每个CPU总线周期的T1状态高电平有效/MEMR——存储器读，输出、低有效/MEMW——存储器写，输出、低有效/IOR——I/O读，输出、低有效/IOW——I/O写，输出、低有效I/OCHRDY——I/O通道准备好，输入、高有效1.信号功能（续1）IRQ2～IRQ7——中断请求信号，输入、高有效AEN——地址允许信号，输出、高有效，用于指示DMA总线周期DRQ1～DRQ3——DMA请求信号，输入、高有效/DACK0～/DACK3——DMA响应信号，输出、低有效T/C——计数结束信号，输出、正脉冲有效1.信号功能（续2）RESET——复位信号，输出、高有效/IOCHCK——I/O通道校验，输入、低有效＋5V、－5V、＋12V、－12V、GND——电源和地线PC总线分类信号说明总表OSCB30振荡器,14.318MHzCLKB20系统时钟4.77MHz

占空比1:2RESETDRVB2系统总请求信号，用于使系统各部件复位A0~A19A12~A31地址线D0~D7A2~A9数据线ALEB28地址锁存允许/I/OCHCKA1I/O

通道奇偶校验信号输入线，低电平有效I/OCHRDYA10I/O

通道准备好输入信号线，高电平有效IRQ2~IRQ7B4,B21~B25中断请求输入信号线/IORB14I/O读命令，输出信号线，低电平有效/IOWB13I/O

写命令，输出信号线，低电平有效/MEMRB12存储器读命令，输出信号线，低电平有效/MEMWB11存储器写命令，输出信号线，低电平有效DRQ1~DRQ3B18,B6,B16DMA请求输入信号线/DACK0~/DACK3B19,B17,B26,B15DMA响应信号输出信号线AENA11DMA指示信号,高有效，封锁I/O地址码T/CB27DMA计数器达到预置周期数，高有效2.存储器读总线周期I/OCHRDYA19～A0D7～D0T4T3T2T1ALECLK/MEMRT1状态——送出存储器地址T2状态——存储器读控制信号有效T3状态——检测I/OCHRDY准备好信号，确定是否插入等待状态TwT4状态——读取存储器送来的数据2.存储器写总线周期I/OCHRDY

A19～A0D7～D0T4T3T2T1ALECLK/MEMWT1状态——送出存储器地址T2状态——存储器写控制信号有效；同时送出数据T3状态——检测I/OCHRDY准备好信号，确定是否插入等待状态TwT4状态——存储器读取数据3.I/O读总线周期I/OCHRDYA15～A0D7～D0T4TwT3T2T1ALECLK/IORT1状态——送出I/O地址T2状态——I/O读控制信号有效T3状态——确定插入一个等待状态TwTw状态——检测I/OCHRDY准备好信号，确定是否再插入等待状态TwT4状态——CPU读取外设送来的数据3.I/O写总线周期I/OCHRDYA15～A0D7～D0T4TwT3T2T1ALECLK/IOWT1状态——送出I/O地址T2状态——I/O写控制信号有效；同时在送出数据T3状态——确定插入一个等待状态TwTw状态——检测I/OCHRDY准备好信号，确定是否再插入等待状态TwT4状态——外设读取CPU送来的数据ISA(PC/AT)总线工业标准总线;它向下兼容PC/XT总线(62芯插座）再扩充36个信号的插座PC104总线概述（）ISA(PC/AT，IEEE-996)标准的延伸专为嵌入式控制而定义的工业控制总线。信号定义基本一致电气和机械规范却完全不同，无背板优化的、小型、自我堆栈式结构小型化的尺寸（3.6x3.8inch90x96mm）PC104总线概述（）PC/104有两个版本，8位和16位分别与PC和PC/AT相对应。PC/104PLUS则与PCI总线相对应PC104总线概述（）PC104PC:源于PC64+40=104PC104的16位方式LA17~LA23附加地址线，访问16M地址空间SD8~SD15高8位数据线/SBHE在SD8~SD15传送数据信息/MEMCS16/IOCS16增加4路DMA通道传统总线——规定了数据线、地址线、控制线、仲裁等现代总线——增加了配置、纠错等智能特性PCI总线PCI总线是一种不依赖任何具体CPU的局部总线，也就是说它独立于CPU。IBM-PC机中的PCI与CPU之间隔着北桥芯片，CPU通过北桥实施对PCI的管理。/Y7T2状态——存储器读控制信号有效产品化、缩短系统的构造时间（周期）DRQ1~DRQ3PCI总线设备均可以提出总线请求，由PCI管理器中的仲裁机构可允许该设备成为主控设备，主控设备控制PCI总线，实现与从属设备间点对点的数据传输。中断逻辑与查询方式的状态口电路产品化、缩短系统的构造时间（周期）CK/Q读数据同时清中断或单独清除中断T4状态——存储器读取数据DMA计数器达到预置周期数，高有效与最大组态下的8088总线相似IBMPC总线是IBMPC/XT机上使用的8位系统总线在此前的总线上，利用电路板上的跳线开关来改变地址，避免地址竞争。T/C——计数结束信号，输出、正脉冲有效PCI总线的特点PCI的总线时钟频率为33MHz/66MHz。64位数据传送时，其数据传输速率可达66MHz×8B＝528MB/s。PCI的插槽上，可以插上32位的电路板(卡)，也可以插上64位的电路板(卡)，两者兼容。PCI总线的特点总线设备与CPU相对独立，异步工作读PCI总线上的某设备时，要读数据先传送到缓冲器中，通过PCI总线控制器进行缓冲，再由CPU处理当写CPU数据时，只将数据传送到缓冲器中，再由PCI总线控制器将数据写入规定的设备。PCI可以支持各种不同型号的CPU，具有更长的生命周期。I/O读命令，输出信号线，低电平有效DQPCI总线是一种不依赖任何具体CPU的局部总线，也就是说它独立于CPU。/SBHE在SD8~SD15传送数据信息两种电压:PCI总线可以在5V的、也可以在3.S100 Z80单板机总线分别与PC和PC/AT相对应。它向下兼容PC/XT总线(62芯插座）优化的、小型、自我堆栈式结构总线设备与CPU相对独立，异步工作DRQ1~DRQ3板选地址译码与板内I/O译码为用户带来了极大的方便。T/C——计数结束信号，输出、正脉冲有效DQPCI总线的特点即插即用。即插即用就是指基于PCI总线上的电路板(卡)一插入PCI总线立即就可以工作。为用户带来了极大的方便。在此前的总线上，利用电路板上的跳线开关来改变地址，避免地址竞争。在PCI总线的接口地址是由PCI控制器自动配置的，不可能发生竞争。所以，电路板(卡)插上就可用。PCI总线的特点支持多主控设备。PCI总线设备均可以提出总线请求，由PCI管理器中的仲裁机构可允许该设备成为主控设备，主控设备控制PCI总线，实现与从属设备间点对点的数据传输。PCI总线上最多可以支持10个设备；错误检测及报告。PCI总线能够对所传送的地址及数据信号进行奇偶校验检测，并通过某些信号线来报告错误的发生；两种电压:PCI总线可以在5V的、也可以在3.3V的电压环境下工作。PCI设备的配置信息数据接口DQCKOEQDOECK数据缓冲DIROE74HC373锁存加三态门/IOR地址译码控制板选地址译码主机读端口开三态门主机写端口锁存去等待电路单片机写端口锁存单片机读端口开三态门地址译码控制板选地址译码主机地址译码PP=QQG74HC688P0P=QP1P2P3P4P5P6P7Q0Q1Q2Q3Q4Q5Q6Q7GAENA9A8A7A6A5A4A3VCCVCC板内译码缓冲使能/OE等待电路板内地址译码板内译码主机地址译码G1/Y0G2A/Y1G2B/Y2A/Y3B/Y4C/Y5/Y6/Y7G1/Y0G2A/Y1G2B/Y2A/Y3B/Y4C/Y5/Y6/Y7/IOW/IORA2A1A0VCC8个写地址，已于/IOW组合，在写周期中恰当时间发出负脉冲。必要的话可以加非门取反成正脉冲。8个读地址，已于/IOR组合，在读周期中恰当时间发出负脉冲。D-触发器延时功能SDDQCK/QCDSDDQCK/QCDVCCSDDQCK/QCD等待电路原理SDDQCK/QCD板内译码ActiveLow&/IOW/IORI/ORDY+RESETDRVDDDDDDDCLRCLKVCC复位单片机/置单片机的运行方式SDDQCK/QCDVCC占用一个写地址占用一个读地址写数据到对方时请求中断SDDQCK/QCDVCC写数据端口读数据同时清中断或单独清除中断中断请求至输出锁存VCC发送方查询输出缓冲器慢接收方查询数据就绪发送方状态口接收方状态口基于PC总线的工控板卡的设计示例线路板的功能概述板选地址译码与板内I/O译码74LS688比较器与地址拨码开关数据线的缓冲器74LS393与等待电路的实现示例基于74LS373的双向的数据