CN115669263B 改进的竖直3d存储器装置及存取方法 （美光科技公司）

2022.11.24PCT/IB2020/0200282020.05.25WO2021/240203EN2021.12.02US2015311256A1,2015.10.29US2017154925A1,2017.06.01本申请案涉及一种改进的竖直3D存储器装2存储器层，其包含形成于其中的存储器单元的竖直三维(3D)存单元经配置以经由彼此正交的字线及数字线被存取，且所述数字线是竖直延伸的导电支外围电路层，其形成于所述支柱选择层下方，且具有用于所个导电支柱与所述多个TFT中的相应TF所述相应TFT为n型金属氧化物半导体(NMOS)晶体管，其中漏极区耦合到所述导电支所述相应TFT具有两个栅极区，其平行于位于沟道区的第一侧的第一栅极氧化物及位所述导电支柱进一步包含第一子支柱及不同于所述第一子支柱的第二子支所述存储器装置进一步包括经配置用于所述第二子支柱的所述TFT的矩阵的第二经结构化为竖直三维(3D)存储器的存储器单元的存储器阵列选择晶体管，其位于对应数字线的一端，所述选择晶体管为用于且至少存取与所述对应数字线相关联的存储器单元3道区的第一侧的第一栅极氧化物及邻近所述沟道区的第二侧的第二相应存储器层，其中相应多条字线经配置为正交于相应多相应支柱选择层，其具有相应多个TFT，每一TFT用于选择所述4储器装置及存取方法(IMPROVEDVERTICAL3DMEMORYDEVICEANDACCESSINGMETHOD)”的第PCT/IB2020/020028号国际专利申请案的国家阶段申请，所述申请案转让给本受让人[0004]以下公开内容大体上涉及电子器件的领域，且更特定地涉及一种改进的竖直3D5体管为用于选择所述对应数字线且至少存取与所述对应数字线相关联的存储器单元的薄与所述存储器单元共享所述选定字线的其它存储器单元的TFT的栅极区；将所述第二电压阵列数字线中耦合到所述未经寻址存储器单元的阵[0014]图1示出根据如本文所公开的实例的支持具有NMOSTFT选择器的竖直3D存储器装[0015]图2A到2F示出根据如本文所公开的实例的支持具有NMOSTFT选择器的竖直3D存[0016]图3A到3I示出根据如本文所公开的实例的支持具有NMOSTFT选择器的竖直3D存[0017]图4A及4B示出根据如本文所公开的实例的支持具有NMOSTFT选择器的竖直3D存[0018]图5示出根据如本文所公开的实例的支持具有NMOSTFT选择器的竖直3D存储器装[0021]图8A到8D示出根据如本文所公开的实例的用于存取具有NMOSTFT选择器的竖直[0022]图9展示根据如本文所公开的实例的示出用于存取具有NMOSTFT选择器的竖直3D6道区的一侧的栅极氧化物及位于所述沟道区的另一侧的另一栅极氧化物。在一些情况下，7导电支柱可进一步与一个或两个导电接点耦合，且因此NMOSTFT可与每一导电支柱相关第二支柱中的每一者可与相应NMOSTFT相关联。换句话说，一个支柱可耦合有单一NMOS[0033]本公开进一步涉及用于存取具有NMOSTFT选择器的竖直3D存储器装置的存储器可将正偏压电压施加到数字线(其可为位线的竖直部分)，且可将负偏压电压施加到字线公开的解决方案还适合于在负偏压电压被施加到数字线(其可为位线的竖直部分)且正偏[0035]图1示出根据如本文所公开的实例的支持具有NMOSTFT选择器的竖直3D存储器装底104上方的存储器单元的第一阵列或叠组105及在第一阵列或叠组105的顶部上的存储器[0036]存储器阵列100可包含字线110及数字线115。第一叠组105及第二叠组108的存储器单元各自可具有一或多个自选择存储器单元。尽管图1中所包含的一些元件标记为数值一叠组105及108的对应自选择存储器单元可共享数字线115或字8有相较于其它架构具有减小的面积且因而具有增大的存储器单元密度[0041]存储器阵列100可包含衬底104，其具有经布置成栅格或交错式图案的接点集[0042]存储器阵列100可包含通过在衬底材料上形成于第一绝缘材料上的第二绝缘材料[0043]导电支柱集合可形成于开口中，以大体上垂直于导电材料及衬底的平面集合延[0045]图2A到2F示出根据如本文中所公开的实例的在可经执行以形成堆叠存储器装置[0046]图2A示出实例存储器阵列200_a的侧视图。图2B示出在图2A中所示出的过程步骤9之后的过程步骤期间沿图2A的剖面线A_A'的实例存储器阵列200_b的俯视图。图2C示出沿出在图2B及2C中所示出的过程步骤之后的过程步骤期间沿图2B的剖面线B_B'截取的存储器阵列200_c的横截面视图。图2E示出在图2D中所示出的过程步骤之后的过程步骤期间沿图2B的剖面线B_B'截取的存储器阵列200_d[0047]图2F示出沿图2E的剖面线A_A'的实例存储器阵列200_d(例如，如图2D中所展示)可将一对支柱的第一支柱耦合到晶体管，且接点235_b可将所述一对支柱的第二支柱耦合[0052]存储器阵列200_a还可包含绝缘材料245的堆叠平面集合及材料240的堆叠平面集240的堆叠平面集合及绝缘材料245的堆叠平面集合。牺牲绝缘材料240可为不同于绝缘材[0054]第二绝缘材料245的额外平面可以如图2A中所示出的交替方式形成于材料240104_a可为相同类型的绝缘材料。本文中所公开的绝[0056]图2A中展示材料240的六个平面及第二绝缘材料245的七个平面。第二绝缘材料[0057]图2B示出沿图2A的剖面线A_A'的存储器阵列200_b的俯视图。图2B展示穿过存储物沟槽250。沟槽250可将衬底104及导电接点235(先前展示于图2A中)暴露于沟槽250的底290的第二部分294可与通过第一材料240形成的第二侧壁291的第二部分294间隔开大于第分相对于通过第一绝缘材料245形成的沟槽250的侧壁290蚀刻过程以竖直地蚀刻沟槽250从而暴露衬底104_b及一或多个导电接点235，且可使用水沟槽250中。保形材料220可通过保形地沉积保形材料220来形成于如图2C中所展示的凹部[0063]图2F示出沿图2E的剖面线A_A'的实例存储器阵列200_d的俯视图。图2F示出在介电材料218沉积到沟槽250的集合中之后的存储器阵列200_d。存储器阵列200_d的沟槽250[0064]图3A到3I示出根据如本文所公开的实例的在可执行以形成堆叠存储器装置的一[0065]图3A示出在图2F中所示出的过程步骤之后的过程步骤期间的实例存储器阵列存储器阵列200_f。图3C示出实例存储器阵列200_f的俯视图的剖面C_C'(图2F中所示出)，在图3C及3D中所示出的过程步骤之后的过程步骤期间的实例存储器阵列200_g。图3E示出实例存储器阵列200_g的俯视图(例如，沿图3D的剖面线期间的实例存储器阵列200_h的俯视图中图3F的剖面C_C'。图3I示出根据如本文所公开的实例的支持具有NMOSTFT选择器的竖直3D存储器装置的实例存储器阵列。[0066]图3A示出实例存储器阵列200_e的俯视图的图2F的剖面C_C'。实例存储器阵列200_e可展示在图2E及2F中所示出的过程步骤之后的过程步骤期间的如图2F中所展示的实例存储器阵列200_d的剖面C_C'。开口360可通过蚀刻掉介电材料218及/或保形材料220的通过介电材料218与沟槽250中的其它开口分隔开。用以形成开口360的蚀刻过程可为竖直[0068]图3C示出根据如本文所公开的实例的实例存储器阵列200_f的图2F中所示出的剖面C_C'的俯视图。俯视图可为沿图3B的剖面线A_A'截取的视图。可通过实例存储器阵列200_e在图3A及3B中所示出的处理步骤之后形成实例存储器阵列200_f。如图3C中所展示，将存储元件材料365沉积于开口360中)在开口360中形成存储元件材料365可缩减开口360[0070]图3D示出沿图3C的线B_B'截取的存储器阵列200_f的侧视图。可通过将存储元件料365可经沉积以接触通过保形材料320的蚀刻而暴露的沟槽250的侧壁290及291及底部壁295。当存储元件材料365接触沟槽250的底部壁295时，存储元件材料365覆盖经暴露接点储元件组件任一侧上。存储元件材料365的蚀刻可通过开口360将存储元件材料365的存储元件组件分隔开。存储元件组件可使得存储器阵列200_g(及通过处理步骤在存储器阵列200_g之后形成的存储器阵列200)能够存储数据。即，存储元件组件可包含存储元件材料料，例如In2Sb2Te5、In1Sb2Te4、In1Sb4Te符化学组合物标记指示包含于特定混合物或化合物中的元素且意欲表示涉及所指示元素[0076]图3F示出沿图3D的剖面线A_A'的实例存储器阵列200_g的俯视图。图3F包含图3E[0077]图3G示出沿图3F的线B_B'截取的存储器阵列200_g的侧视图。可在形成存储元件存储元件材料365的每一存储元件组件可接触单一导电材料240(例如，定位成邻近于存储元件材料365的单元的单一导电材料240)及至少两个介电层(例如，定位于存储元件材料365的存储元件组件顶部的顶部绝缘材料245及定位于存储元件材料365的存储元件组件底料240并将其替换为导电材料。存储元件材料365的蚀刻可暴露存储元件材料365的存储元[0080]在导电材料370包含屏障层及内部材料的情况下，屏障材料可沉积到开口360[0082]图3I示出根据如本文所公开的实例的支持具有NMOSTFT选择器的竖直3D存储器[0083]接点235可将由导电材料370形成的支柱耦合到例如选择晶体管的额外选择元可位于存储器层上方，使得数字线选择可部分来自上方且部分来自下方。将在下文描述驱动器将电压施加到导电材料)可存取由存储元件材料365形成的存储[0085]图4A及4B示出根据如本文所公开的实例的在可执行以形成堆叠存储器装置的一[0086]图4A示出根据如本文所公开的实例的实例存储器阵列200_j的俯视图。其可示出在可在图3G之后执行的一系列步骤或过程期间的实例存储器阵开口360的集合中的每一相应者中的(例如，具有导电材料370及介电材料705的)支柱可经布置以大体上正交于材料240及绝缘材料24[0089]图4B示出根据如本文所公开的实例的实例存储器阵列200_k的俯视图。可在形成介电材料705及绝缘材料710为相同材料的实例。可通过蚀刻掉导电材料370的一部分来在缘材料245的交替平面出现的竖直蚀刻过程。举例来说，蚀刻过程可包含单栅极竖直沟道[0091]绝缘材料710可将支柱对内的支柱彼此隔离。这可在第一及第二存储元件组件定位于同一凹部中的情况下降低存取位于第二存储元件组件上的第一存储元件组件的效果。触沟槽250的第一侧壁的(例如，由存储元件材料365形成的)存储器单元与接触沟槽250的[0092]图5示出根据如本文所公开的实例的支持具有NMOSTFT选择器的竖直3D存储器装料370的每一支柱在同一衬底104上接触接点235。衬底104_b展示为定位于导电材料370的[0094]存储器阵列200_l可包含接触衬底104_b的接点235_a的由导电材料370_a形成的未展示且类似于如图3I中所展示)，其中安置有存储器单元的竖直3D存储器阵列。晶体管[0095]存储器阵列200_l可进一步包含接触衬底104_b的接点235_b的由导电材料370_b柱及由导电材料370_b形成的支柱。接点235_b可将由导电材料370_b形成的第二支柱耦合NMOSTFT505_a及505_b的装置可用于选择经竖直定向的位线部分或阵列数字线(未图示)。每一TFT选择装置504a、[0100]在邻近选择装置之间形成例如氧化物的间隙填充电介质520作为绝缘材料。在一数10×的至少一对并联细长TFT的选择器晶体管。此10×因数将由于沟道长度加倍(从110[0107]图7B示意性地展示替代配置，其中围绕沟道区740按正方形配置形成栅极端子的[0109]图8A到8D示出根据如本文所公开的实例的用于存取具有NMOSTFT选择器的竖直NMOSTFT的单一存储器单元同时取消选择所有过施加适当幅值及极性的编程脉冲在至少两种状态中的一者中编程存储器单元。举例来单元的低阈值电压与高阈值电压之间的中间电压)，并检测哪些存储器单元汲取大电流或图8A的左部分中的支柱P5)的情况下，支柱基于正在实行的操作而经偏压到可为编程电压所有单元具有偏压到数字线存取电压的数字线端子，但中，位于从底部起第四个平面上的一个单元)具有偏压到字线存取电压VWL的字线端子[0121]尽管图8A中展示经组织成3行及3列的支柱(P1,…,P9)及选择器晶体管(T1,…,定字线SWL偏压到通常相对于数字线存取电压具有相反极性的存取字线电压V_WL；在精确约6.5V到约5.5V的范围内的负电压中(对应于介于约+3.5V到约+4.5V的范围内的正电压晶体管T2及T8可将或可不将GND电压传递到相应支柱P2及P8，这基于其实际阈值电压及行[0126]浮动支柱电势将通过支柱与WL(经偏压于GND的所有未选定字线及经偏压于+3.5V晶体管T5(例如，施加到行线R1)来将电压传递到阵列(支柱P5)中的经寻址单元的数字线。与WL(经偏压为GND的所有未选定字线及经偏压为一3.5V的一个选定字与WL(经偏压为GND的所有未选定字线及经偏压为一2.5V的一个选定字线)之间的电容比决选定位线L1，可将+1.0V的导通电压施加到经由行线R1耦合到经寻址数字线P5的选择晶体[0134]上文描述中所使用的电压值仅为实例值，且可在维持本发明的范围的情况下变要较小调适寻址类似于参考图4A到7C所描述的存储器阵列中的3D子支柱。在一些情况下，的其它支柱或子支柱解码布置(例如，不同于图8A一8D中所描绘的位线L0到L2/行线R0到许在制造期间重复同一基本构建块(例如[0136]图9展示根据如本文所公开的实例的示出用于存取具有NMOSTFT选择器的竖直3D存储器装置中的存储器单元的方法的流程图。方法900的操作可由与存储器装置相关联的[0137]在910，方法900可包含将第一电压施加到选定字线，而其它字线处于预定电[0140]在970，方法900可包含将第三电压施加到与存储器单元相关联的TFT的栅极区。[0146]本公开中所提供的存取方案可进一步展示接近于选定支柱的支柱中的至少一些[0152]在一些实施例中，所述方法进一步包括在取消选择所述未经寻址存储器单元期的选定位线；将导通电压施加到耦合于所述选定阵列数字线与所述选定位线之间的选定置将导致耦合到经寻址存储器单元的阵列数字线P5偏压到所要数字线存取电压(设定一压的经寻址WL之外的所有WL接地而与接地寻址存储器单元共享同一数字线的存储器单元的组或平面中的字线)的存储器单元可通过将其上所耦合的未经寻址字线接地来保持于安全