CN115996161B 序列检测装置以及序列检测方法 （联发科技股份有限公司）

US5757855A,1998.05.26US2020044896A1,2020.本发明提供了一种序列检测装置以及序列合电路用于组合数据信号和第一均衡信号以产2续符号包括与先前时刻的一个先前网格状态对应的第一符号和与后续时刻的一个后续网所述先前时刻的对应于所述第一符号的所述一个先前网格状态续符号包括与先前时刻的一个先前网格状态对应的第一符号和与后续时刻的一个后续网续符号包括与先前时刻的一个先前网格状态对应的第一符号和与后续时刻的一个后续网与所述DFE的至少一个不存在的错误样式相对应的至少一续符号包括与先前时刻的一个先前网格状态对应的第一符号和与后续时刻的一个后续网从所述先前时刻的所述一个先前网格状态开始到所述后续时刻的另一后续网格状态的特34序列检测(sequencedetection)的序列检测装置以估计符号(noise_freeestimatedsymbol)(例如，无噪声切片符号(noise_freeslicedsymbol))，因此典型的FFE可能会增强除ISI之外的噪声。典型的判决反馈均衡器(decision_feedbackequalizer，DFE)可以通过使用一个或多个无噪声估计先前符号(例测器中具有创新的低复杂度和省电的MLS[0003]有鉴于此，本发明提供了一种路径选择(path_selective)序列检测(sequence5他目的对于本领域普通技术人员无疑将变得显[0009]图1是例示根据本发明实施例的使用路径选择(path_selective)最大似然序列检[0010]图2是例示根据本发明实施例的由第一分支减少步骤产生的网格(trellis)的示用所有的第一分支减少步骤、第二分支减少步骤和第三分支减少步骤获得的网格的示意[0016]图8是例示根据本发明实施例的使用具有动态切换的路径选择MLSD的序列检测装并不以名称的差异来作为区别组件的方式，而是以组件在功能上的差异来作为区别的基[0019]图1是例示根据本发明实施例的使用路径选择(path_selective)最大似然序列检feedbackequalizer，DFE)104、序列检测电路106、组合电路108和判决电路(decision6度调制(pulse_amplitudemodulation，PAM)信号由数据通信系统的发送器产生并通过信[0020]DFE104被配置为处理符号判决信号(symboldecisionsignal)S_D以产生均衡路108可以由减法器(可以由被配置为执行减法的加法器实现)来实现，并且可以用于从均衡信号S_FFE中减去均衡信号S_DFE以产生采样信号S_S。判决电路110对采样信号S_S进行产生并输出符号序列(symbolsequence)S_OUT。对于4级PAM信令(4_levelPAM指数增长。为了解决这个问题，动态路径选择和BM计算电路124采用所提出的分支减少技106采用的BM计算设计和PM累积设计与典型的序列检测器采用的BM计算设计和PM累积设计号序列。[0023]由于本发明专注于提出的由动态路径选择和BM计算电路124采用的分支减少(branchreduction)技术，本领域技术人员应该容易理解序列检测电路106执7[0025]图2是例示根据本发明实施例的由第一分支减少步骤产生的网格(trellis)200的k以取消选择(unselect)从先前时刻(k_1)的另一先前网格状态开始的特定分支。如图2所示，从与先前状态204(对应于第一符号dk_1)不相邻的先前状态208开始的分支220、222、网格状态之间分支的BM计算，序列检测电路106(特别是序列检测电路106的动态路径选择和BM计算电路124)参考第二符号dk以取消选择在后续时刻k的另一后续网格状态结束的特3中所示的网格300可以进一步处理以进行分支减少。由于DFE会产生特定的错误样式8取消选择与DFE104的至少一个不存在的错误样式对应的至少一个特定分支。第三分支减少步骤可以去除从先前状态202开始并在后续状态212结束的一个分支402，并进一步去除从先前状态206开始并在后续状态216结束的另一分支404，生成具有减少的分支数量的网用所有的第一分支减少步骤、第二分支减少步骤和第三分支减少步骤获得的网格的示意图。与1抽头DFE接收器结构中传统MLSD提出的路径选择MLSD由于分支减少而仅需要较少数量的分支检测电路106的动态路径选择和BM计算电路124)还可以参考额外的信号用于分支减少。例如，序列检测电路106(特别是序列检测电路106的动态路径选择和BM计算电路124)被配置为根据符号判决信号S_D(其携带从判决电路110输出的硬数据)和采样信号S_S(其携带将106(特别是序列检测电路106的动态路径选择和BM计算电路124)还可以执行依赖于符号判决信号S_D和采样信号S_S两者的第四分[0031]图6是例示根据本发明实施例的由第四分支减少步骤产生的网格602/604的示意图。图4中所示的网格400可以被进一步处理进行分支减少。符号判决信号S_D具有连续符106的动态路径选择和BM计算电路124)被配置为参考样本(软数据)sk和相关联的第二符号(硬数据)dk，取消选择从先前状态204(其对应于第一符号dk-1)到后续时刻k的另一后续网获得的网格的示意图。图7中所示的虚线表示可以通过第四分支减少步骤去除的一个候选分支。与1抽头DFE接收器结构中传统MLS个时刻阶段需要M2分支度量计算，本发明所提出的路径选择MLSD针对与先前时刻(k-1)和9主要区别在于序列检测装置800的序列检测电路806还包括动态切换评估电路804。动态切换评估电路804用于控制序列检测电路806的激活。如果序列检测电路806被动态切换评估[0035]所提出的具有动态切换的路径选择MLSD可以实现与总是开启的传统MLSD相同的[0037]在另一示例性设计中，动态切换评估电路804被配置为根据一个或多个信道特性测电路806的激活。FFE/DFE系数设置可以影响在动态路径和BM计算电路124处执行的分支整的FFE/DFE系数设置而动态地激活序列检测置100可以修改为省略FFE102，使得接收信号S_IN可以充当馈送到序列检测电路106和组改为省略FFE102，使得接收信号S_IN可以作为馈送序列检测电路806和组合电路108的前