计算机体系结构课程期末试题参考

计算机体系结构课程期末试题参考前言本试题参考旨在帮助同学们回顾计算机体系结构课程的核心知识点，检验对关键概念、原理及设计思想的理解与掌握程度。试题内容涵盖课程主要模块，注重理论联系实际，考察分析问题与解决问题的能力。希望同学们能通过这份参考，查漏补缺，巩固所学，为期末考试做好充分准备。---一、选择题(每题2分，共20分)1.在计算机体系结构中，以下哪项不属于“透明性”概念的范畴？A.指令流水线的具体级数B.主存的存取周期C.Cache的替换算法D.浮点数的表示格式2.以下关于RISC指令集架构特点的描述，错误的是？A.指令长度固定，通常为32位或64位B.寻址方式丰富多样，以提高编程灵活性C.大部分指令在一个时钟周期内完成D.依赖编译器进行优化，如指令调度3.存储层次结构的设计主要依据是？A.时间局部性和空间局部性原理B.摩尔定律C.程序的分支预测准确率D.指令系统的复杂度4.在Cache设计中，若采用直接映射方式，当主存块号为M，Cache块数为C时，其映射关系为？A.Cache块号=MmodCB.Cache块号=M/C(向下取整)C.Cache块号=(M+C)modCD.Cache块号=MXORC5.以下哪种流水线冲突可能通过定向（旁路）技术得到缓解？A.结构冲突B.数据冲突中的RAW冲突C.数据冲突中的WAR冲突D.控制冲突6.指令流水线中，关于分支预测，以下哪种说法是正确的？A.静态预测总是假设分支不跳转B.动态预测的准确率一定高于静态预测C.分支预测失败会导致流水线气泡，影响性能D.分支延迟槽技术可以完全消除分支带来的流水线停顿7.以下哪项不是多处理器系统相对于单处理器系统的潜在优势？A.提高吞吐量B.降低单个处理器的复杂度C.缩短单个程序的执行时间（加速比）D.增强系统的可靠性和可用性8.在虚拟存储系统中，页面置换算法的主要目标是？A.减少页表项的数量B.减少页面置换次数（缺页率）C.提高主存的访问速度D.增加虚拟地址空间的大小9.以下关于中断和异常的说法，正确的是？A.中断是由CPU内部事件引起的B.异常是由CPU外部事件引起的C.中断和异常都需要操作系统内核进行处理D.中断处理的优先级总是高于异常处理10.数据通路是CPU内部传送信息的路径，它主要由哪些部件构成？A.控制器、运算器和寄存器B.寄存器、ALU和多路选择器C.存储器、总线和接口电路D.指令寄存器、程序计数器和状态寄存器---二、填空题(每空1分，共15分)1.计算机体系结构的经典定义是指程序员所看到的计算机的属性，即概念性结构与_________。2.指令的寻址方式中，_________寻址方式的操作数地址直接包含在指令中；而_________寻址方式的操作数地址由某个寄存器的内容加上指令中的偏移量得到。3.三级存储体系通常由_________、_________和_________组成，其设计目标是在成本、速度和容量之间取得平衡。4.流水线的吞吐率是指单位时间内流水线所完成的_________数量。若流水线各段的执行时间均为t，则理想情况下其最大吞吐率为_________。5.为了实现指令的并行执行，超标量处理器在一个时钟周期内可以发射_________条指令，而超长指令字（VLIW）处理器则依赖于_________将多条可并行执行的指令打包成一条长指令。6.总线仲裁的目的是解决多个设备同时请求使用总线时的_________问题，常见的仲裁方式有集中式仲裁和_________仲裁。7.在异步数据传输中，通常使用_________信号或_________信号来实现发送方和接收方之间的同步。---三、简答题(每题8分，共32分)1.请简述RISC与CISC体系结构的主要区别，并分析RISC架构是如何提高指令执行效率的。2.什么是Cache的写直达（Write-Through）和写回（Write-Back）策略？它们各有什么优缺点？3.简述流水线技术中存在的三种主要冲突类型（结构冲突、数据冲突、控制冲突），并举例说明至少一种解决数据冲突的方法。4.什么是虚拟内存？其主要功能是什么？请简述请求分页存储管理方式的基本原理。---四、分析与设计题(共23分)1.（10分）某计算机系统的存储层次结构如下：Cache的访问时间为t1，主存的访问时间为t2，且t2=10*t1。假设Cache的命中率为h。（1）请推导出该存储系统的平均访问时间Ta的计算公式（用h、t1、t2表示）。（2）若希望存储系统的平均访问时间Ta不超过1.5*t1，则Cache的命中率h至少需要达到多少？（请写出计算过程）（3）如果采用两级Cache，L1Cache的命中率为h1，访问时间为t1；L2Cache的命中率为h2（指在L1未命中时，L2的命中率），访问时间为t3=3*t1；主存访问时间仍为t2=10*t1。请写出此时整个存储系统的平均访问时间Ta的计算公式。2.（13分）考虑一条五段流水线：取指(IF)、译码(ID)、执行(EX)、访存(MEM)、写回(WB)。各段执行时间均为1个时钟周期。现有如下指令序列：I1:ADDR1,R2,R3;R1=R2+R3I2:SUBR4,R1,R5;R4=R1-R5I3:ANDR6,R4,R7;R6=R4&R7I4:ORR8,R6,R9;R8=R6|R9I5:XORR10,R8,R11;R10=R8^R11（1）请画出上述指令序列在理想情况下（无任何冲突）的流水线时空图（给出各指令在各时钟周期的活动情况）。（2）分析上述指令序列中是否存在数据相关？如果存在，请指出是哪些指令之间存在何种类型的数据相关（如RAW、WAR、WAW）。（3）若不采取任何冲突处理措施，仅通过插入“气泡”（NOP）来避免数据冲突，请重新绘制此时的流水线时空图，并计算完成这5条指令的执行共需要多少个时钟周期？---参考答案及评分要点（简要提示）一、选择题(每题2分，共20分)1.B2.B3.A4.A5.B6.C7.B8.B9.C10.B二、填空题(每空1分，共15分)1.功能特性2.立即数（或直接），相对（或基址，或变址，具体看指令系统定义，此处可灵活）3.Cache，主存储器（内存），辅助存储器（外存）4.任务（或指令），1/t5.多，编译器6.冲突（或竞争），分布式7.握手（Handshake），应答（Acknowledge）（或其他合理异步同步信号）三、简答题(每题8分，共32分)*1.区别：指令集规模与复杂度、指令格式、寻址方式、强调硬件还是软件优化等。（4分）RISC提高效率手段：精简指令集、固定指令长度、Load/Store结构、大量通用寄存器、流水线技术、硬布线控制等。（4分）*2.写直达：每次写入Cache的同时也写入主存。优点：一致性好；缺点：写操作次数多，总线带宽占用大。（4分）写回：仅写入Cache，当Cache块被替换时才写回主存。优点：减少主存写操作，节省总线带宽；缺点：实现复杂，需要脏位，一致性维护更复杂。（4分）*3.结构冲突：硬件资源不足导致。数据冲突：指令间存在数据依赖。控制冲突：分支指令等导致流水线方向改变。（3分）解决数据冲突方法：定向（旁路）技术、暂停（插入气泡）、编译器调度（指令重排）。举例说明定向技术：将运算结果直接从执行段送到其他需要该结果的指令的执行段输入，而不经过WB和ID。（5分）*4.虚拟内存：是一种内存管理技术，使得应用程序认为它拥有连续的可用的内存（一个连续完整的地址空间），而实际上，它通常是被分隔成多个物理内存碎片，还有部分暂时存储在外部磁盘存储器上，在需要时进行数据交换。（2分）主要功能：扩大程序地址空间、内存保护、地址映射、内存分配与管理。（2分）请求分页基本原理：将虚拟地址空间和物理内存空间都划分为固定大小的页。程序运行时，只将当前需要的页面装入内存，其余页面放在外存。当访问到不在内存的页面时，产生缺页中断，由OS负责将所需页面调入内存（可能需要置换出部分页面）。（4分）四、分析与设计题(共23分)*1.（10分）*（1）Ta=h*t1+(1-h)*(t1+t2)或Ta=t1+(1-h)*t2（两种表达均可，2分）*（2）Ta=h*t1+(1-h)*(t1+10t1)=t1[h+11(1-h)]=t1(11-10h)≤1.5t1→11-10h≤1.5→10h≥9.5→h≥0.95(95%)（4分，公式2分，计算2分）*（3）Ta=h1*t1+(1-h1)*[h2*t3+(1-h2)*(t3+t2)]或Ta=t1+(1-h1)*t3+(1-h1)(1-h2)*t2（4分）*2.（13分）*（1）时空图：横轴时钟周期，纵轴各流水段。I1在周期1IF，周期2ID，周期3EX，周期4MEM，周期5WB。I2在周期2IF，周期3ID，周期4EX，周期5MEM，周期6WB。以此类推，无气泡，5条指令理想情况下需要5+5-1=9个周期。（4分，图清晰正确给分）*（2）存在RAW数据相关。I1→I2（R1），I2→I3（R4），I3→I4（R6），I4→I5（R8）。（3分，指出RAW相关及具体指令对）*（3）若不采用定向，只插气泡。以I1和I2为例，I2的EX需要I1的WB结果，因此I2的EX需等待I1的WB完成。因此