《数字电路实训指导》（含实训工单）教案全套-教学设计 项目1-5 数字电路基本技能训练 - 综合性数字电路技能训练

第第4页项目一 数字电路基本技能训练AM处理的信号。完成对数字信号进行算术运算和逻辑运算的电路就是数字电路。现代的数字电路由功能多样的数字集成电路构成，广泛应用于计算机、自动控制、通信等生产生活的各个领域。数字电路基本技能训练是通过对数字电路中晶体三极管的开关特性、TTL和CMOS集成电路的测试方法及其连接和驱动方法的训练，帮助我们掌握数字电路实训中的基本技能，为后续训练项目打好基础。知识目标知识目标（1）了解晶体二极管、晶体三极管的开关特性参数。（2）掌握外电路参数变化对晶体二极管、晶体三极管开关特性的影响。（3）掌握TTL集成电路的使用规则。（4）掌握CMOS集成电路的使用规则。*（5）了解TTL集成电路、CMOS集成电路输入电路与输出电路的性质。技能目标技能目标（1）掌握晶体二极管、晶体三极管开关特性的测试技能。（2）掌握TTL集成与非门（74LS20）逻辑功能的测试技能。（3）掌握CMOS集成与非门（CC4011）逻辑功能的测试技能。*（4）掌握TTL集成逻辑电路和CMOS集成逻辑电路连接和驱动的测试技能。素养目标素养目标（1）激发学生对电子技术的兴趣和热情，培养谦虚好学的态度。（2）引导学生遵守职业道德，塑造良好的职业素养，弘扬工匠精神。（3）培养学生通过互联网和查阅书籍等渠道获取信息的能力。序号序号代号名称型号与规格数量1VT晶体三极管3DK2C（2N2222）12VD晶体二极管1N414813C瓷片电容300pF14R电阻RJ-0.25W-1kΩ±1%25R电阻RJ-0.25W-1.5kΩ±1%16R电阻RJ-0.25W-2kΩ±1%1课题：任务1晶体二极管、晶体三极管的开关特性测试授课教师： 授课日期： 授课班级：教学目标（1）了解晶体二极管、晶体三极管的开关特性参数。（2）掌握外电路参数变化对晶体二极管、晶体三极管开关特性的影响。工作任务（1）掌握晶体三极管开关特性的测试技能。（2）应用SmartEDA（或Multisim）仿真软件搭建电路并进行验证。（3）应用嘉立创EDA软件绘制印制电路板图。实训器材训练电路元器件明细表如表1-1-1所示。表1-1-1 训练电路元器件明细表工具、设备、仪器、材料如表1-1-2所示。表1-1-2 工具、设备、仪器、材料工具、设备、仪器材料数字示波器一台集成电路实验板一块数字信号发生器一台连接导线若干数字万用表一台元器件（见表1-1-1）直流稳压电源一台实践操作基础知识1．晶体二极管的开关特性数字电路是开关电路，晶体二极管和晶体三极管是组成开关电路最基本的元器件。由于晶体二极管具有单向导电性，故其开关特性表现为正向导通与反向截止管的开关特性如图1-1-1所示。2．晶体三极管的开关特性晶体三极管的开关特性是指它在截止状态、饱和状态时表现出的静态特性，1-1-2所示。图1-1-1 晶体二极管的开关特性 图1-1-2 晶体三极管的开关特性Cb和在晶体三极管的集VD1-1-3所示。图1-1-3 改善晶体三极管开关特性的电路Cb既加速了晶体三极管的开通过程又加速了断开过程，故称为加速电容，这是一种经济有效的方法，在脉冲电路中得到广泛应用。VDVTvOEC后，VDvOECvO波形的上升边沿，而且上升边的起始部分又比较陡，这样就大大缩短了输出波形的上升时间tr。晶体三极管开关特性的电路中基极所接负偏置电源-Eb能保证晶体三极管可靠Rb2技能训练测试晶体三极管开关特性在集成电路实验板的合适位置放置元器件。按图1-1-6所示接线，在A点输入频率为1kHz、VP-P=10V的方波信号。图1-1-6晶体三极管开关特性测试电路（1）测试基极偏置电压Eb的作用。B点接至负电源-Eb，令-Eb0V和-4Vuo波形的变1-1-3（）（2）测试加速电容Cb的作用。BRb1300pFCb，观察有、无加速电容时输出波形的变化情况，并记入1-1-4】中。（3）测试钳位晶体二极管VD的作用。BVD（1N4148）O点，观察输出波形的变化情况，并将其记入1-1-5】中。问题探究问题探究（1）分析晶体二极管开关特性中各参数的意义。（2）分析提高晶体三极管开关速度的方法。课后反思（实训课程设计理念，学生掌握技能效果及改进设想）课后反思（实训课程设计理念，学生掌握技能效果及改进设想）PAGE4页序号代号序号代号名称型号与规格数量1ICTTL集成电路74LS202课题：任务2TTL集成逻辑门的逻辑功能测试授课教师： 授课日期： 授课班级：教学目标（1）掌握TTL集成与非门的逻辑功能测试技能。（2）了解TTL集成电路的使用规则。工作任务（1）掌握TTL集成双4输入与非门74LS20逻辑功能的测试技能。（2）应用SmartEDA（或Multisim）仿真软件搭建电路并进行验证。（3）应用嘉立创EDA软件绘制印制电路板图。实训器材训练电路元器件明细表如表1-2-2所示。表1-2-2 训练电路元器件明细表工具、设备、仪器、材料如表1-2-3所示。表1-2-3 工具、设备、仪器、材料工具、设备、仪器材料直流稳压电源一台集成电路实验板一块逻辑电平显示器、逻辑电平开关连接导线若干数字万用表一台元器件（见表1-2-2）实践操作基础知识TTL集成逻辑门电路是晶体三极管-晶体三极管集成逻辑门电路的简称。这种集成门电路以晶体三极管为主，输入端和输出端都是晶体三极管结构。其优点是体积小、耗电少、工作可靠、性能好和速度快。1-2-1TTL474LS20的引脚排列及逻辑符号。TTL474LS20是指在一块集成电路内含有两个互相独立的与4个输入端。图1-2-1TTL集成双4输入与非门74LS20的引脚排列及逻辑符号1．TTL集成双4输入与非门74LS20的逻辑功能与非门的逻辑功能：当输入端中有一个是低电平时，输出端为高电平；当（0110。其逻辑表达式为YABCD2．TTL集成双4输入与非门74LS20的主要参数（1）低电平输出电源电流ICCL和高电平输出电源电流ICCH。（2）低电平输入电流IiL和高电平输入电流IiH。（3）扇出系数NO。TTL集成双4输入与非门74LS20的主要电参数如表1-2-1所示。表1-2-1 TTL集成双4输入与非门74LS20的主要电参数TTL3．TTL集成电路使用规则（1）在接插集成电路时，要认清定位标记，不得插反。（2）电源电压使用范围为+4.5～+5.5V，实验要求使用VCC=+5V。电源极性绝对不允许接错。（3）闲置输入端处理方法如下。参数名称和符号参数名称和符号规范值单位测试条件直流参数低电平输出电源电流ICCL<14mAVCC=5V，输入端悬空，输出端空载高电平输出电源电流ICCH<7mAVCC=5V，输入端接地，输出端空载低电平输入电流IiL≤1.4mAVCC=5V，被测输入端接地，其他输入端悬空，输出端空载高电平输入电流IiH<50μA入端接地，输出端空载<1mAVCC=5V，被测输入端Vin=5V，其他输入端接地，输出端空载输出高电平VoH≥3.4V入端悬空，IoH=400μA输出低电平VoL<0.3VVCC=5V，输入端Vin=2.0V，IoL=12.8mA扇出系数NO4～8V同VoH和VoL交流参数平均传输延迟时间tpd≤20nsVCC=5VVin=3.0V，f=2MHz①①VCC（1kΩ～10kΩ的固定电阻）或接至（+2.4～+4.5V）③若前级驱动能力允许，可以与使用的输入端并联。（4）输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。（3S）外（6）输出端不允许直接接地或直接接+5V电源，否则将损坏器件。技能训练测试TTL集成双4输入与非门74LS20的逻辑功能在集成电路实验板的合适位置按定位标记插好74LS20集成电路。1-2-44个输入端接逻辑电平开关输出接口，以提011DD不亮为逻辑“0实训工单【表123】所示逐个测试L集成双4输入与非门74LS204个输入端、16图1-2-4TTL集成双4输入与非门74LS20逻辑功能测试电路问题探究问题探究（1）在使用TTL集成与非门时如何处理闲置输入端。（2）分析与非门的逻辑功能。嘉课后反思（实训课程设计理念，学生掌握技能效果及改进设想）EDA软件绘制制电路板图教学视PAGE1页序号代号序号代号名称型号与规格数量1ICCMOS集成电路CC40111课题：任务3CMOS集成逻辑门的逻辑功能测试授课教师： 授课日期： 授课班级：教学目标（1）掌握CMOS集成门电路的逻辑功能和主要参数。（2）了解CMOS集成电路的使用规则。工作任务（1）掌握CMOS集成与非门CC4011逻辑功能的测试技能。（2）应用SmartEDA（或Multisim）仿真软件搭建电路并进行验证。实训器材训练电路元器件明细表如表1-3-2所示。表1-3-2 训练电路元器件明细表工具、设备、仪器、材料如表1-3-3所示。表1-3-3 工具、设备、仪器、材料工具、设备、仪器材料直流稳压电源一台集成电路实验板一块逻辑电平显示器、逻辑电平开关连接导线若干数字万用表一台元器件（见表1-3-2）实践操作基础知识1．MSCMOSTTL1-3-1CMOS2CC4011的引脚排列及逻辑符号。CMOS集成2CC4011TTL474LS20的测试12TTL图1-3-1 CMOS集成四2输入与非门CC4011的引脚排列及逻辑符号2．MS211CMOSTTL集成电路的对应参数定义基本一致。CMOS集成四2输入与非门CC4011的主要电参数如表1-3-1所示。表1-3-1 CMOS集成四2输入与非门的主要电参数续表3．MSCMOSNPMOS（1109ATTL器件的功耗则大得多。（2）高输入阻抗，通常大于1010Ω，远高于TTL器件的输入阻抗。99.9%0.1%以下，因此输出逻辑电平的摆幅很大，噪声容限很高。（4）电源电压范围广，可在3～18V范围内正常运行。0.1μACMOS集成电路的驱动电流远小于TTL集成电路的驱动电流，输出电流在+5V电源下约为参数名称和符号规范参数名称和符号规范值单位测试条件直流参数低电平输出电源电流ICCL<14mAVCC=5V，输入端悬空，输出端空载高电平输出电源电流ICCH<7mAVCC=5V，输入端接地，输出端空载参数名称和符号规范值单位测试条件直流参数低电平输入电流IiL≤1.4mAVCC=5V，被测输入端接地，其他输入端悬空，输出端空载高电平输入电流IiH<50μAVCC5Vn24输入端接地，输出端空载<1mAVCC=5V，被测输入端Vin=5V，其他输入端接地，输出端空载输出高电平VoH≥3.4VVCC5Vn08输入端悬空，IoH=400μA输出低电平VoL<0.3VVCC=5V，输入端Vin=2.0V，IoL=12.8mA扇出系数NO4～8V同VoH和VoL交流参数平均传输延迟时间tpd≤20nsVCC=5V，被测输入端输入信号：Vin=3.0V，f=2MHz500μA10～20。4．MSCMOS集成电路有很高的输入阻抗，这给使用者带来一定的麻烦，即外来的干扰信号很容易在一些悬空的输入端上感应出很高的电压，以致损坏器件。（1VCSS（2）所有输入端一律不准悬空。（5）焊接、测试和储存时的注意事项如下。①电路应存放在具有静电屏蔽功能的容器内，有良好的静电屏蔽。②在焊接时必须切断电路电源，电烙铁外壳必须良好接地，或者拔下电烙铁电源，靠其余热焊接。③所有的测试仪器必须良好接地技能训练1．测试CMOS集成四2输入与非门CC4011的逻辑功能在集成电路实验板合适位置按定位标记插好CC4011集成块。CMOS集成四2输入与非门CC4011参数测试方法与TTL集成双4输入与非门74LS20电路相仿，见图1-3-2。图1-3-2 测试CMOS与非门CC4011的逻辑功能A、BY接至逻辑电平显示2．测试CMOS集成四2输入与非门CC4011与非门对脉冲的控制作用MOS与非门40113a（20kHz50%、峰-5V的方波信号，用示波器观察两种电路的输出波形，1-3-4】中。图1-3-3测试CMOS集成四2输入与非门CC4011对脉冲的控制作用问题探究问题探究（1）分析CMOS集成门电路的工作原理。（2）讨论CMOS与非门电路闲置输入端是如何处理的。课后反思（实训课程设计理念，学生掌握技能效果及改进设想）第第1页课题：*任务4 集成逻辑电路的连接和驱动教学目标教学目标TTLCMOS（2）掌握连接集成逻辑电路时应遵守的规则。工作任务（1）掌握TTL集成逻辑电路和CMOS集成逻辑电路连接和驱动的测试技能。（2）应用SmartEDA（或Multisim）仿真软件搭建电路并进行验证。（3）应用嘉立创EDA软件绘制印制电路板图。实训器材训练电路元器件明细表如表1-4-3所示。表1-4-3 训练路器明细表序号 代号 名称 型号与规格IC CMOS集成电路 CC4001IC TTL集成电路 74LS00（74HC00）3 R 电阻 RJ-0.25W-3kΩ±1%工具、设备、仪器、材料如表1-4-4所示。表1-4-4 工具设、器、料数量111工具、设备、仪器材料直流稳压电源一台集成电路实验板一块逻辑电平显示器、逻辑电平开关连接导线若干数字万用表一台元器件（见表1-4-3）实践操作基础知识1．TTL集成逻辑电路输入、输出电路的性质TTL0.04A左右VCC1mATTL集成逻辑电路输出端多采用推拉式结构，工作速度较快，带负载能力较强。TTLVoLLSTTL8mA20LSVoL0.4V。1-4-1TTL274LS00图1-4-1 TTL集成四2输入与非门74LS00的引脚排列及逻辑符号TTL274LS00TTL4122．CMOSCMOSCCCMOS1010Ω3.5V1.5VCMOSCMOS高速COS74474HC74\hHCT74HCTTTLCMOS2CC40011-4-2所示。图1-4-2 CMOS集成四2输入或非门CC4001的引脚排列及逻辑符号CMOS2CC4001AB1A1B1Y2A2B2Y区分不同的或非门。各或非门输入、输出的逻辑关系为YAB。CMOS2CC4001CMOS2CC401113CMOS集成3．集成逻辑电路的连接TTL集成逻辑电路和CMOS集成逻辑电路的电压和电流参数各不相同，在实际的数字电路系统中，当需要将这两个集成逻辑电路前后连接起来时，主要考虑的问题是电平匹配和电流匹配，即驱动门要为负载门提供符合标准的输出电平和足够大的驱动电流。可用下列几个表达式来说明在连接集成逻辑电路时所要满足的条件。VoH（）≥ViH（）VoL（）≤ViL（）IoH（）≥n×IiH（）IoL（）≥n×IiL（）注：n为后级门的数目。TTLTTL1-4-174TTL1-4-1TTL表1-4-1 74列TTL成逻电的出数TTLCMOSTTLCMOSCMOSTTLCMOSRRTTL集成CMOS1-4-3所示。图1-4-3 TTL集成逻辑电路驱动CMOS集成逻辑电路CMOSTTL1-4-2所示为常见CMOSTTL74高速COSSTL集型号型号74LS0074ALS00740074L0074S0074LS002040540574ALS00204054057400408010401074L001020220174S00501001210012表1-4-2 常见CMOS成逻电动TTL集逻辑路的出数型号 LS-TTL L-TTL TTL ASL-TTLCC4001B系列 1 2 0 2MC14001B系列 1 2 0 2MM74HC及74HCT系列 10 20 2 20当既要使用此系列又要提高其驱动能力时，可采用以下两种方法。①采用专用CMOS驱动器，如CC4049、CC4050，它们是专为给出较大驱动能力而设计的CMOS集成逻辑电路。CMOS（TTL。（4）CMOS集成逻辑电路与CMOS集成逻辑电路的连接。技能训练1）TTLCMOS集成逻辑电路74LS00CC40011-4-474LS00CC40013kΩRR74LS00CC40011-4-3】图1-4-4 74LS00驱动CC4001测试电路2）CMOSTTL74HC00和CC4001CMOSCC4001TTL74HC00，1-4-5CC400174HC00并记入实训工单【表1-4-4】中。第第4页图1-4-5 CC4001驱动74HC00测试电路问题探究问题探究（1）复习CMOS集成逻辑电路CC4001的逻辑功能。（2）复习TTL集成逻辑电路74LS00的逻辑功能。课后反思（实训课程设计理念，学生掌握技能效果及改进设想）项目二 组合逻辑电路技能训练数字逻辑电路按其逻辑功能和结构特点可分为组合逻辑电路和时序逻知识目标知识目标（1）掌握组合逻辑电路的设计流程。（2）理解优先编码器优先编码的含义。（3）掌握集成译码器74LS138的逻辑功能。（4）掌握集成8选1数据选择器74LS151的逻辑功能。（5）掌握集成双4选1数据选择器74LS153的逻辑功能。技能目标技能目标（1）掌握组合逻辑电路的设计与测试技能。（2）掌握集成优先编码器CD4532逻辑功能的测试技能。（3）掌握集成译码器74LS138和集成译码/驱动器74LS48逻辑功能的测试技能。（4）掌握集成8选1数据选择器74LS151的测试技能。（5）掌握集成双4选1数据选择器74LS153的测试技能。（6）掌握数据选择器的应用—实现逻辑函数。素养目标素养目标（1）培养学生的自我管理能力，提升学生的自律意识。（2）树立学生的质量、安全、环保理念，培养自觉维护、保养实训设备的职业素养。（3）引导学生尊重和理解实训合作伙伴，学会倾听不同观点，包容差异。课题：任务一 组合逻辑电路的设计与测试授课教师：授课日期：授课班级： 教学目标

（1）了解组合逻辑电路的设计流程。（2）掌握组合逻辑电路的设计与测试技能。工作任务实训器材

（1）掌握组合逻辑电路的设计与测试技能。（2）应用SmartEDA（或Multisim）仿真软件搭建电路并进行验证。训练电路元器件明细表如表2-1-2所示。表2-1-2 训练路器明细表序号代号名称型号与规格数量1ICTTL集成电路74LS0022ICCMOS集成电路CC40112工具、设备、仪器、材料如表2-1-3所示。表2-1-3 工具设、器、料工具、设备、仪器 材料直流稳压电源一台 集成电路实验板一块逻辑电平显示器、逻辑电平开关 连接导线若干数字万用表一台 元器件（见表2-1-2）基础知识

实践操作1．组合逻辑电路设计步骤组合逻辑电路设计是指针对需要解决的实际逻辑问题，求出实现这一逻辑功能在实际应用中，使用中、小规模标准化数字集成电路来设计组合逻辑电路是最常见的数字电路应用形式。组合逻辑电路设计流程图如图2-1-1所示。（3）电路结构优化。为实现逻辑电路的最简化设计，需对最简逻辑表达式进行图2-1-1 组合逻辑电路设计流程图2．组合逻辑电路设计举例ABABBC（1）分析题意，写出真值表。ABC1”0Y，Y12-1-1表2-1-1 真值表（2）由真值表写出逻辑函数表达式。YABCABCABCABC（3）化简得到逻辑表达式，并将其转化成“与非”的形式。ABABCY00000011010101111000101111001110图图2-1-2 用与非门构成的逻辑电路YABCABCABCABCYABBCABBC（4）画出逻辑电路图。根据逻辑表达式画出用与非门构成的逻辑电路，如图2-1-2所示。技能训练1）测试上述例题的逻辑功能在集成电路实验板的合适位置按定位标记插好两个74LS00集成电路。按图2-1-2所示接线，A、B、C接至逻辑电平开关的输出接口，Y接2-1-1实训工单【表2-1-3】2）设计符合下列题意的逻辑电路，要求用CC4011与非门实现举重比赛有三个裁判，一个主裁判A，两个副裁判B、C。每个裁判面前有一个按钮，按下按钮表明判定成功。杠铃举起的裁决由每个裁判按按钮来决定。只有在两个以上裁判（其中要求必有主裁判）判定成功时，表示“成功”的灯才会亮。设Y10”表示不亮。按要求设计这个逻辑电路，并将实训过程记入2-1-3】中。（1）分析题意，写出真值表。（2）由真值表写出逻辑函数式。（3）化简得到逻辑表达式，并将其转化成“与非”的形式。（4）画出逻辑电路图。（运用CC401按照训练步骤“1”验证所设计的逻辑电路是否符合逻辑功能要求。技能评价问题探究（1）根据实训任务的完成情况总结逻辑电路的设计过程。（2）分析讨论如何用最简单的方法验证与或非门的逻辑功能是否完好。课后反思（实训课程设计理念，学生掌握技能效果及改进设想）第第2页课题：任务二 优先编码器功能测试教学目标（教学目标（1）理解优先编码器优先编码的含义。（2）掌握集成优先编码器CC4532逻辑功能的测试技能。工作任务（1）掌握集成优先编码器CC4532逻辑功能的测试技能。（2）应用SmartEDA（或Multisim）仿真软件搭建电路并进行验证。（3）应用嘉立创EDA软件绘制印制电路板图。实训器材训练电路元器件明细表如表2-2-4所示。表2-2-4 训练路器明细表序号 代号 名称 型号与规格1 IC CMOS集成电路 CC4532工具、设备、仪器、材料如表2-2-5所示。表2-2-5 工具设、器、料数量1工具、设备、仪器材料数字示波器一台集成电路实验板一块直流稳压电源一台连接导线若干逻辑电平显示器、逻辑电平开关元器件（见表2-2-4）数字万用表一台实践操作基础知识（BCD11．二进制编码器用n位二进制数对2n个信号进行编码的电路，称为二进制编码器。图2-2-1 8线-3线二进制编码器的逻辑示意图图2-2-1所示为8线-3线二进制编码器的逻辑示意图。其输入为8个信号，输出为3位二进制代码，因此，称为8线-3线二进制编码器，也称为3位二进制编码器。其真值表如表2-2-1所示。表2-2-1 8线-3线制编器值表2．二-十进制编码器0～91084212-2-2I0～I90～9102-2-2图2-2-2 二-十进制编码器的逻辑示意图表2-2-2 二-进编器真表输入输出I0I1I2I3I4I5I6I7I8I9ABCD10000000000000010000000000010010000000001000010000000011输 输 入输 出I0I1I2I3I4I5I6I7ABC10000000000010000000010010000001000010000011000010001000000010010100000010110000000011110000100000010000000100000101000000100001100000000100011100000000101000000000000110013．优先编码器优先编码器是指能识别多个编码请求信号的优先级别，并进行相应编码的逻辑器件。图2-2-3所示为集成优先编码器CC4532的引脚排列及逻辑符号。图2-2-3 集成优先编码器CC4532的引脚排列及逻辑符号CC4532162-2-3CC4532I7～I0I0Y2Y1Ii表2-2-3 集成先器CC4532辑能表一般集成组合逻辑器件均设有使能端引脚，用于控制器件是否工作。在集成优序号序号输 入输 出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEO10××××××××00000210000000000001311×××××××111104101××××××1101051001×××××10110610001××××100107100001×××0111081000001××01010910000001×001101010000000100010CC4532EIEI=0EI=1EI=1I6～I0Ii+10Ii=1Ii2-2-3GS12（EI=1I7～I0GSY2Y1Y000GS=1Y1Y0输EO2-2-310EO主要用于级联控制低位芯片的使能端EI能允许低位集成优先编码器工作。技能训练测试集成优先编码器CC4532的逻辑功能在集成电路实验板的合适位置按定位标记插好CC4532集成电路。2-2-4EII0～I7Y1、Y0GSEO依次连接在逻辑电平显示器的输入接口，拨动逻辑电平开关，按实训工单【表2-2-3】CC4532图2-2-4 测试集成优先编码器CC4532逻辑功能的接线图技能评价问题探究（1）简述编码器和优先编码器的逻辑功能。（2）讨论并归纳集成优先编码器CC4532输出GS和EO的作用。 课后反思（实训课程设计理念，学生掌握技能效果及改进设想） 制电EDA软件绘制印路板图教学视频第第2页序号代号序号代号名称型号与规格数量1ICTTL集成电路74LS13812ICTTL集成电路74LS4813LED共阴极数码显示器LDD5801课题：任务3 译码器及其应用授课教师： 授课日期： 授课班级：教学目标（1）掌握3线-8线译码器74LS138逻辑功能的测试技能。（2）掌握集成译码/驱动器74LS48逻辑功能的测试技能。工作任务3线-874LS138和集成译码/74LS48逻辑功能的测试和使（2）应用SmartEDA（或Multisim）仿真软件搭建电路并进行验证。（3）应用嘉立创EDA软件绘制印制电路板图。实训器材训练电路元器件明细表如表2-3-3所示。表2-3-3 训练电路元器件明细表工具、设备、仪器、材料如表2-3-4所示。表2-3-4 工具、设备、仪器、材料工具、设备、仪器材料直流稳压电源一台集成电路实验板一块逻辑电平显示器、逻辑电平开关连接导线若干数字万用表一台元器件（见表2-3-3）实践操作基础知识译码器的逻辑功能是将每个输入的二进制代码“翻译”成对应的高、低电平信1．二进制译码器常用的二进制译码器有2线-4线译码器、3线-8线译码器和4线-16线译码器n2n2n个n个输入变量的最小项。以3线-8线译码器74LS138为例进行分析，其引脚排列及逻辑符号如图2-3-1A2A1A0～、、为使能端。图2-3-13线-8线译码器74LS138的引脚排列及逻辑符号图2-3-2所示为3线-8线译码器74LS138的逻辑示意图。图2-3-23线-8线译码器74LS138的逻辑示意图2-3-13线-874LS138逻辑功能表。当S1=1S2S3=0时，地址码（即输入信号）所指定的输出端有信号输出（为0，其他所有输出端均无信号输出（全为1；当S=0，S2S3×（任意值，或者1×，S2S311。表2-3-1 3线-8线译码器74LS138逻辑功能表输入输出S1S2S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111100××××11111111×1×××111111112．数码显示译码器（1）半导体显示器。七段数码显示器由七段发光的字段组合而成，常见的有半导体显示器和液晶显LED（LED数码管（LED）0923a所示为ED2-3-3（b）LED数码显示器的引脚功能及显示的数码图形。图2-3-3LED数码显示器（2）集成BCD码七段译码/驱动器。目前，译码电路多使用专用的集成译码器，此类集成译码器不仅能完成译码功共阳极共阴极、CC4511（共阴极）2-3-4所示为集成译码/74LS48的引脚排列及逻辑符号，74LS48LED数码显示器配合使用的集成译码器。图2-3-4 集成译码/驱动器74LS48的引脚排列及逻辑符号表2-3-2所示为集成译码/驱动器74LS48的逻辑功能表。表2-3-2 集成译码/驱动器74LS48的逻辑功能表该译码器的功能特点如下。LED器。②A3～A0是译码器的输入端，作用是控制LEDa～g发光字段的显示。2-3-24～131，BI/RBO10000～1001（0～9）进行译码，0～9所需的七段显示码。0数码显示器七段全亮，由此可以检测显示器七个发光字段的好坏。LT称为试灯输入端。序号功能端序号功能端输 入输 出显示字形LTRBIBI/RBOA3A2A1A0YaYbYcYdYeYfYg10×1××××0000000全亮2××0××××1111111全暗310000001111111全暗411100001111110显示051×100010110000显示161×100101101101显示271×100111111001显示381×101010110011显示491×101011011011显示5101×101110011111显示6111×101111110000显示7121×110011111111显示8131×110011110011显示92-3-24行可知，当1A3～A00000、RBI1时，输出“0RBI02-3-23行所示，则Ya～Yg0RBI称为灭零输入端。⑥灭灯输入/灭零输出（I/RO：这是一个双功能的输入/输出端，可以作BI/RBO0时，1RBI0、A3～A00000时，BI/RBO0⑦该译码器具有拒伪码能力。当输入十进制数10～15的二进制代码时，显示器显示不正常符号或不发光。技能训练1）测试集成3线-8线译码器74LS138的逻辑功能在集成电路实验板的合适位置按定位标记插好74LS138集成电路。2-3-5S1A2、A1、A0分别接逻辑电平开关的输～023-13线-874LS1382-3-3中。图2-3-5 测试集成3线-8线译码器74LS138逻辑功能的接线图2）测试由集成译码/74LS48LDD580LED显示电路在集成电路实验板的合适位置按定位标记插好74LS48集成电路和共阴极数码显示器LDD580。2-3-6所示为由集成译码/74LS48LDD580组成的LEDLED显示电路。2-3-6由集成译码/74LS48LDD580LED显示电路按图2-3-6所示接线，将LT、BI/RBO、RBI、A0、A1、A2、A3分别接至逻2-3-2所示逐项测试集成译码/驱动74LS48的逻辑功能，并记入2-3-4】中，同时判断译码显示是否正常。技能评价问题探究（1）分析集成译码/驱动器74LS48的5脚、6脚、7脚在使用时应如何处理。（2）讨论分析半导体显示器在使用时是否需要外接限流电阻课后反思（实训课程设计理念，学生掌握技能效果及改进设想）第第1页序号代号序号代号名称型号与规格数量1ICTTL集成电路74LS15112ICTTL集成电路74LS1531课题：任务4 数据选择器及其应用授课教师： 授课日期： 授课班级：教学目标（1）掌握集成8选1数据选择器74LS151的逻辑功能。（2）掌握集成双4选1数据选择器74LS153的逻辑功能。（3）掌握数据选择器的应用—实现逻辑函数。工作任务8174LS1514174LS153逻辑功能的测试技能。（2）应用SmartEDA（或Multisim）仿真软件搭建电路并进行验证。（3）应用嘉立创EDA软件绘制印制电路板图。实训器材训练电路元器件明细表如表2-4-4所示。表2-4-4 训练电路元器件明细表工具、设备、仪器、材料如表2-4-5所示。表2-4-5 工具、设备、仪器、材料工具、设备、仪器材料直流稳压电源一台集成电路实验板一块逻辑电平显示器、逻辑电平开关连接导线若干数字万用表一台元器件（见表2-4-4）实践操作基础知识数据选择器是指在数字信号的传输过程中，通过地址码（又称地址选择信号）2-4-141D0～D3，通过地址A1、A0Q。图图2-4-14选1数据选择器示意图1．集成8选1数据选择器74LS151图2-4-2所示为集成8选1数据选择器74LS151的引脚排列及逻辑符号。图2-4-2 集成8选1数据选择器74LS151的引脚排列及逻辑符号图2-4-3所示为集成8选1数据选择器74LS151的逻辑示意图。图2-4-3 集成8选1数据选择器74LS151的逻辑示意图8174LS1512-4-1A2～8D0～D71为使能端，低电平有效。表2-4-1 集成8选1数据选择器74LS151的逻辑功能表输入输出SA2A1A0QQ1×××010000D0D00001D1D10010D2D20011D3D30100D4D40101D5D50110D6D60111D7D774LS151的功能特点如下。（1）当S1时，无论2～A0状态如何，均无输出（Q0，Q1，集成8选1数据选择器74LS151被禁止。（2）S=08174LS151A2、A1、A0的状态选择D0～D7中某一个通道的数据输出到Q。例如，若A2A1A0=000，则选择D0数据输出到Q，即Q=D0。若A2A1A0=001，则选择D1数据输出到Q，即Q=D1，其余类推。2．集成双4选1数据选择器74LS1534174LS15341数据选择器，其引脚排列及逻辑符号如图2-4-4所示。图2-4-4集成双4选1数据选择器74LS153的引脚排列及逻辑符号A02D0～2D3分别为两个4选1数据选择器的数据输入端；1Q、2Q为两个输出端。图2-4-5所示为集成双4选1数据选择器74LS153的逻辑示意图。图2-4-5 集成双4选1数据选择器74LS153的逻辑示意图表2-4-2所示为集成双4选1数据选择器74LS153的逻辑功能表。表2-4-2 集成双4选1数据选择器74LS153的逻辑功能表74LS153的功能特点如下。（1）S（1S2S）=14174LS153被禁止，无输出，Q0。（2）S（1S2S）=04174LS153正常工作，A1、A0D0～D3Q。A1A0=00D0QQ=D0。若A1A0=01，则选择D1数据输出到Q，即Q=D1，其余类推。3．集成数据选择器的应用—实现逻辑函数8174LS151可实现任意三输入变量的组合逻辑函数。8174LS151实现逻辑函数：FABACBC8174LS151FABBC的设计步骤如下。步骤一：作出函数F的真值表，如表2-4-3所示。表2-4-3 FABBC的真值表输入输出ABCF00000011010101111001101111011110输 入输 出输 入输 出SA1A0Q1××0000D0001D1010D2011D3FC8选11）C8选174S151D～D7FF243DD0、D1=D2=D3=D4=D5=D6=1。根据集成8选1数据选择器74LS151的使能端的要求，置S=0，以激活数据选择器。至此，即可达到由集成8选1数据选择器74LS151来实现逻辑函数FABACBC目的。8174LS151实现逻辑函数FABACBC的逻辑图，如图2-4-6所示。图2-4-6用集成8选1数据选择器实现逻辑函数FABACBC的逻辑图8174LS151QFABACBC的逻辑功能。nn变量的逻辑函数FFF真值表输出值的顺序来一一对应赋值。技能训练1）测试集成8选1数据选择器74LS151的逻辑功能在集成电路实验板的合适位置按定位标记插好74LS151集成电路。按图2-4-7所示接线，S、A2、A1、A0及D0～D7接逻辑电平开关的输出接口，Q接逻辑电平显示器的输入接口，按表2-4-1所示逐项进行测试，并记入实训工单【表2-4-3】中。SmartEDA软件仿真教学视频图2-4-7 测试集成8选1数据选择器74LS151逻辑功能的接线图2）测试集成双4选1数据选择器74LS153中单一数据选择器的逻辑功能在集成电路实验板的合适位置按定位标记插好74LS153集成电路。2-4-84174LS15341数据选择器的逻辑功能。1S、A1、A0及1D0～1D3均接逻辑电平开关的输出接口，Q1接逻辑电平显示器的输入接口。按表2-4-2所示逐项进行测试，并记入实训工单【表2-4-4】中。图2-4-8 测试集成双4选1数据选择器74LS153中单一数据选择器逻辑功能的接线图3）验证集成8选1数据选择器实现逻辑函数FABACBC在集成电路实验板的合适位置按定位标记插好74LS151集成电路。81数据选择器74LS151实现逻辑函数FABACBC，并记入实训工单【表2-4-5】中。2-4-98174LS151FABBC的接线图*4）8174LS151FAB并按训练步骤“3”进行验证项三项三 时序逻辑电路技能训练第第6页2-4-6FAB的真值表。根据2-4-68174LS151各地址端和数据输入端的功能状态，并填入该表中。8174LS151实现逻辑函数FABAB的接线图。技能评价问题探究（1）分析集成8选1数据选择器74LS151中使能端S的状态有何特点。4174LS15381数据选择74LS151逻辑功能的差异。课后反思（实训课程设计理念，学生掌握技能效果及改进设想）时序逻辑电路是数字电路中另一类重要电路。时序逻辑电路是指在任何时刻的输常用的时序逻辑电路主要包括触发器、寄存器和计数器，它们是计算机和其他数知识目标知识目标（1）掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。（2）掌握集成触发器的逻辑功能。（3）掌握用集成触发器构成计数器的方法。（4）掌握同步十进制可逆集成计数器74LS192的逻辑功能。*（5）掌握4位双向通用移位寄存器74LS194的逻辑功能。技能目标技能目标（1）掌握基本RS触发器、JK触发器、D触发器和T触发器逻辑功能的测试技能。（2）掌握集成触发器逻辑功能的测试技能。（3）掌握用集成触发器构成计数器的技能。（4）掌握同步十进制可逆集成计数器74LS192逻辑功能的测试技能。*（5）掌握4位双向通用移位寄存器74LS194逻辑功能的测试技能。*（6）掌握4位双向通用移位寄存器74LS194构成环形计数器的测试技能。素养目标素养目标（1）培养学生严谨的科学态度和求实精神，增强实践操作能力，积累实践经验。（2）引导学生运用所学知识发挥创造力，解决实际问题，激发学生的创新意识。（3）注重培养学生的自我反思能力，促使他们能够主动思考，独立地分析问题。课题：1触发器逻辑功能测试课题：1触发器逻辑功能测试序号代号序号代号名称型号与规格数量1ICTTL集成电路74LS0012ICTTL集成电路74LS11213ICTTL集成电路74LS741授课教师： 授课日期： 授课班级：教学目标（1）掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。（2）掌握集成触发器的逻辑功能。（3）了解触发器之间相互转换的方法。工作任务RSJK74LS112D74LS74逻辑功能的测试技能。（2）应用SmartEDA（或Multisim）仿真软件搭建电路并进行验证。（3）应用嘉立创EDA软件绘制印制电路板图。实训器材训练电路元器件明细表如表3-1-7所示。表3-1-7 训练电路元器件明细表工具、设备、仪器、材料如表3-1-8所示。表3-1-8 工具、设备、仪器、材料工具、设备、仪器材料数字示波器一台集成电路实验板一块直流稳压电源一台连接导线若干数字信号发生器一台元器件（见表3-1-7）逻辑电平显示器、逻辑电平开关数字万用表一只实践操作基础知识（0或触发器是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路最基本的逻辑单元。1RS触发器图3-1-1 基本RS触发器逻辑示意图和逻辑符号RS3-1-1RS触发器逻辑S和R基本RS触发器也可以用两个或非门组成，此时高电平触发有效。表3-1-1 基本RS触发器的逻辑功能表输 入输 出SRQn+1Qn10110100111QnQn00禁止禁止2．集成JK触发器JK\h触发器JK置“13-1-2JK74LS112JK74LS112是下降沿触发的边沿触发器。图3-1-2 集成双JK触发器74LS112的引脚排列和逻辑符号集成双JK触发器74LS112的逻辑功能表如表3-1-2所示。表3-1-2 集成双JK触发器的逻辑功能表输 入输 出SDRDCPJKQn+1Qn101×××1010×××0100×××禁止禁止11↓00QnQn11↓101011↓010111↓11QnQn11↑××QnQn3-1-2Qn）是JK74LS112的现态；Qn+1（Qn1）JK74LS112的次态。3D触发器JKJKKJ，触发器的输入信JD3-1-3所示。在触发器为单端的情况下，D触发器用起来最为方便，其状态方程为Qn+1=Dn。3-1-4D74LS74CPCPD的状态。图3-1-4 集成双D触发器74LS74的引脚排列和逻辑符号集成双D触发器74LS74的逻辑功能表如表3-1-3所示。表3-1-3 集成双D触发器74LS74的逻辑功能表输 入输 出SDRDCPDQn+1Qn101××1010××0100××禁止禁止11↑11011↑00111↓×QnQn3-1-3D74LS74SD不受时钟脉冲信号的控制。当R=0，S=1时，D触发器清零（Q=0，Qn11；当R1，当S0时，DD D D D1Q=，Q10JK触发器74S2的功能相同。、SDJK74LS112、SD同为“0”状态时的逻辑功能相同。*4．触发器之间的相互转换每一种触发器都有自己固定的逻辑功能，但是可以利用转换的方法获得具有其JKKT端，T3-1-5（a）Qn+1TQnTQn。T触发器的逻辑功能表如表3-1-4所示。表3-1-4 T触发器的逻辑功能表输 入输 出SDRDCPTQn+101××110××011↓0Qn11↓1Qn3-1-4T=0J=K=0时的情况，每来一个时钟脉冲，触T=1J=K=1时的情况，每来一个时钟脉冲，触发器要翻转一次，具有计数功能。因此，T触发器又称为可控计数触发器。若将T触发器的T端置“1'触发器，如图315b）程为Qn1QnT'CP图3-1-5 JK触发器转换为T触发器、T'触发器D触发器的QDT3-1-6所示。图3-1-6 D触发器转换成T'触发器5．MS在数字系统中，变化最为频繁的信号就是时钟脉冲信号，与时钟脉冲信号相关（CMOSCMOS边沿触发器。（1）CMOS边沿型集成D触发器。CC4013CMOSD触发器。它是上升沿触发的D3-1-7DCC4013的引脚排列及逻辑符号。图3-1-7集成双D触发器CC4013的引脚排列及逻辑符号集成双D触发器CC4013逻辑功能表如表3-1-5所示。表3-1-5 集成双D触发器CC4013逻辑功能表输入输出SRCPDQn+110××101××011××禁止00↑1100↑0000↓×Qn（2）CMOS边沿型集成JK触发器。CC4027CMOSJKJK3-1-8JKCC4027的引脚排列和逻辑符号。图3-1-8 集成双JK触发器CC4027的引脚排列和逻辑符号表3-1-6所示为集成双JK触发器CC4027逻辑功能表。表3-1-6 集成双JK触发器CC4027逻辑功能表一般情况下，CMOSSR是高电平有效的。1”（或置“0。但直接置位输入S和复位输入R必须遵守S=0的约束条件。OSS和R0技能训练1）测试基本RS触发器的逻辑功能在集成电路实验板的合适位置按定位标记插好74LS00集成电路。TTL2RS输输 入输 出SRCPJKQn+110×××101×××011×××禁止00↑00Qn00↑10100↑01000↑11Qn00↓××QnR、S接逻辑电平开关的输出接口，Q、Q接逻辑电平显示器的输入接口，按实训工单【表3-1-3】所示逐项进行测试，并记入实训工单【表3-1-3】中。2）测试集成双JK触发器74LS112的逻辑功能（1）JK74LS112JKSD的复位、置位功能。在集成电路实验板的合适位置按定位标记插好74LS112集成电路。按图3-1-9所示接线，将集成双JK触发器74LS112中的单一JK触发器中的1RD、1SD、1J、1K和1CP接逻辑电平开关的输出接口，1Q接逻辑电平显示器的输入接口，按3-1-4】所示逐项进行测试，并记入3-1-4】中。图3-1-9 测试集成双JK触发器74LS112中单一JK触发器的、SD的复位、置位功能接线图（2）JK74LS112JK触发器的逻辑功能。74LS112集成电路。按图3-1-9所示接线，置集成双JK触发器74LS112中的单一JK触发器中的1RD=13-1-51J1K1CP1Q、1Q状态的变化，观察触发器状态更新是否发生在时钟脉冲信号的下降沿（即1CP由1→0，并记入实训工单【表31】中。3）测试集成双D触发器74LS74中单一D触发器的逻辑功能在集成电路实验板的合适位置按定位标记插好74LS74集成电路。3-1-10D74LS74D触发器中的1RD=1、1SD=1。将集成双D触发器74LS74中的单一D触发器中的1D、1CP接逻辑电平开关的输出接口，1Q接逻辑电平显示器的输入接口，按实训工单【表3-1-6】所示逐项进行测试，注意观察触发器状态更新是否发生在逐项进行测试，注意观察触发器状态更新是否发生在1CP脉冲的上升沿（即由0→1，并记入实训工单【表31】中。图3-1-10 测试集成双D触发器74LS74中单一D触发器逻辑功能的接线图技能评价问题探究（1）列表整理各类触发器的逻辑功能。（2）总结观察到的波形，分析讨论各种触发器的触发方式。课后反思（实训课程设计理念，学生掌握技能效果及改进设想）第第10页第第3页序号序号代号名称型号与规格数量1ICTTL集成电路74LS7422ICTTL集成电路74LS1921课题：任务2 计数器逻辑功能测试授课教师： 授课日期： 授课班级：教学目标（1）掌握利用集成触发器构成计数器的方法。（2）掌握同步十进制可逆集成计数器74LS192逻辑功能的测试技能。工作任务（1）掌握利用集成触发器构成计数器的方法和同步十进制可逆集成计数器74LS192逻辑功能的测试技能。（2）应用SmartEDA（或Multisim）仿真软件搭建电路并进行验证。（3）应用嘉立创EDA软件绘制印制电路板图。实训器材训练电路元器件明细表如表3-2-3所示。表3-2-3 训练电路元器件明细表工具、设备、仪器、材料如表3-2-4所示。表3-2-4 工具、设备、仪器、材料工具、设备、仪器材料数字示波器一台集成电路实验板一块直流稳压电源一台连接导线若干数字信号发生器一台元器件（见表3-2-3）逻辑电平显示器、逻辑电平开关数字万用表一台实践操作基础知识在数字系统中，用于统计输入计数脉冲个数的电路称为计数器。计数器是数字系统中应用最为广泛的时序逻辑电路之一，除用于统计脉冲个数外，它还可用作定时、分频、执行数字运算及其他特定的逻辑功能等，是数字设备和数字系统中不可缺少的组成部分。1D触发器构成异步二进制加/减法计数器3-2-1D4DT′触发器，再将低位触发器的QCP端相连接。图3-2-1 由四只D触发器构成的4位二进制异步加法计数器在输入计数信号之前，先置RD=0，即逻辑电路清零，使逻辑电路的输出二进制数Q3Q2Q1Q0=0000。在第1个计数信号上升沿到来时，Q0由0翻转为1，Q3Q2Q1Q0=0001。210，Q002Q101，Q3Q2Q1Q0=0010。301，Q01触发器2，仍然保持Q1为1，Q3Q2Q1Q0=0011。……图3-2-2所示为输入计数信号和各D触发器的翻转状态时序图。图3-2-2 输入计数信号和各D触发器的翻转状态时序图3-2-1QCP端相连接，则构4位二进制减法计数器。2．同步十进制可逆集成计数器74LS19274LS192CC401923-2-3所示。图3-2-3 同步十进制可逆集成计数器74LS192的引脚排列和逻辑符号LDCO是非同步进位输出端；BOD1D2D3、Q1、Q2、Q3是数据输出端。同步十进制可逆集成计数器74LS192的逻辑功能表如表3-2-1所示。表3-2-1 同步十进制可逆集成计数器74LS192的逻辑功能表主要逻辑功能说明如下。（1）当清除端CR为高电平“1”时，计数器直接清零。CR置低电平则执行其他功能。（2）CRLDD0、D1、D2、D3端输入计数器。CRLDCPDCPU8421CPU接高电平，计数脉冲CPD3-2-274LS1928421码十进制加、减计数状态转换表。表3-2-2 同步十进制可逆集成计数器74LS192的8421码十进制加、减计数状态转换表加计数输入脉冲数0123456789输出Q30000000011输入输出CRLDCP输入输出CRLDCPUCPDD3D2D1D0Q3Q2Q1Q01×××××××000000××dcbadcba01↑1××××加计数011↑××××减计数Q20000111100Q10011001100Q00101010101减计数*3．同步十进制可逆集成计数器74LS192的级联使用一个十进制计数器只能表示0～9这十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号驱动下一级计数器。3-2-474LS192输出COCPU端，从而构成级联电路。图3-2-4同步十进制可逆集成计数器74LS192的级联电路技能训练1）测试由集成双D触发器74LS74构成的4位二进制异步计数器在集成电路实验板的合适位置按定位标记插好两块74LS74集成电路。图3-2-5所示为测试由集成双D触发器74LS74构成的4位二进制异3-2-5CPD接至逻辑电平开关的输出接口，Q3、Q2、Q1、Q0接逻辑电平显示器的输入接口，各SD1图3-2-5 测试由集成双D触发器74LS74构成的4位二进制异步加法计数器的接线图D4能。D置01实训工单【表323】所示由单次脉冲信号源逐次输入脉冲信号进行测试，并观察触发器状态更新是否发生在时钟脉0→Q3Q0323】中。D74LS744位二进制异步加法计数器输入、输出波形。3-2-5CPVP-P=5VRDQ2Q003-2-4】中。D4能。3-2-1QCPQ3～Q0的状态，并记入3-2-5】中。*2）测试同步十进制可逆集成计数器74LS192的逻辑功能在集成电路实验板的合适位置按定位标记插好74LS192集成电路。按下列要求接线：CRLD、D3、D2、D1、D0分别接逻辑电平开关的输出接Q2Q1Q0BCDLED（23译CO和O脉冲由单次信号源产生。（1）测试同步十进制可逆集成计数器74LS192的清除功能。CR=1BCDLED译码显示电路的显示输出，并记入3-2-6】中。（2）测试同步十进制可逆集成计数器74LS192的置数功能。令CR=0，LD=0。当CPU、CPD为任意状态，D3、D2、D1、D0为任意一组二进制数时，观察集成BCD七段LED译码显示电路的显示输出，并记入实训工单【表3-2-6】中。（3）测试同步十进制可逆集成计数器74LS192的加计数功能。令CR=0，LD=CPD=1，CPU接单次脉冲信号源，清零后送入10个正极性单次脉冲信号。观察集成BCD七段LED译码显示电路的译码显示数字，并记入实训工单【表3-2-7】中。（4）测试同步十进制可逆集成计数器74LS192的减计数功能。令CR=0，LD=CPU=1，CPD接单次脉冲信号源，清零后送入10个正极性单次脉冲信号。观察集成BCD七段LED译码显示电路的译码显示数字，并记入实训工单【表3-2-8】中。技能评价问题探究（1）分析二进制异步加法计数器与二进制异步减法计数器的连接有何异同点。（2）分析讨论如何设置同步十进制可逆集成计数器74LS192的清除和置数功能。课后反思（实训课程设计理念，学生掌握技能效果及改进设想）第第1页序号代号序号代号名称型号与规格数量1ICTTL集成电路74LS1941课题：任务3 移位寄存器及其应用授课教师： 授课日期： 授课班级：教学目标（1）掌握4位双向通用移位寄存器74LS194的逻辑功能。（2）了解由4位双向通用移位寄存器74LS194构成的环形计数器。工作任务（1）掌握4位双向移位寄存器74LS194逻辑功能的测试技能和由其构成的环形计数器的测试技能。（2）应用SmartEDA（或Multisim）仿真软件搭建电路并进行验证。（3）应用嘉立创EDA软件绘制印制电路板图。实训器材训练电路元器件明细表如表3-3-4所示。表3-3-4 训练电路元器件明细表工具、设备、仪器、材料如表3-3-5所示。表3-3-5 工具、设备、仪器、材料工具、设备、仪器材料数字示波器一台集成电路实验板一块直流稳压电源一台连接导线若干数字信号发生器一台元器件明细（见表3-3-4）逻辑电平显示器、逻辑电平开关实践操作基础知识1．4位双向通用移位寄存器74LS194双向移位寄存器可以根据控制端的左、右移控制信号将不同的数据左移或右474LS194CC401943-3-1所示。图3-3-1 4位双向通用移位寄存器74LS194的引脚功能及逻辑符号CP为时钟脉冲信号输入端，且上升沿有效。CR为异步清零端，低电平有效。S1、S0S1、S0S1S0=00时，实S1S0=01S1S0=10S1S0=11SR且在时钟脉冲信号的上升沿输入。SL为左移串行输入端，S1S0=10且在时钟脉冲信号的上升沿输入。D0、D1、D2、D3为置数并行输入端，S1S0=11且在时钟脉冲信号的上升沿完成同步置数Q0Q1Q2Q3474LS194的逻3-3-1所示。表3-3-1 4位双向通用移位寄存器74LS194的逻辑功能表474S194（方向为Q→Q、左移方向为Q3Q0332所示。表3-3-2 4位双向通用移位寄存器74LS194操作模式说明控制信号组态完成的功能S1S000保持01右移序号序号清零CR输 入输 出逻辑功能控制信号串行输入时钟脉冲信号CP并行输入Q1Q1Q2Q3S1S0SLSRD0D1D2D310×××××××××0000清零21××××↓××××Q0Q1Q2Q3保持3111××↑D0D1D2D3D0D1D2D3送数41101×↑××××Q1Q2Q31左移5101×1↑××××1Q0Q1Q2右移6100×××××××Q0Q1Q2Q3保持10左移11并行输入（同步置数）*2．由4位双向通用移位寄存器74LS194构成的环形计数器3-3-2474LS194构成的环形计数器的接线图3-3-2所示。使S0S1=11，电路处在并行输入工作方式。令CR1，当时钟脉冲信号上升沿到来后，D0～D3的信号状态被移入寄存器，即初始状态Q0Q1Q2Q3=1000。进入工作时，使S0S1=10，电路处在右移工作状态。因为SR=Q3，所以Q3的状态移入Q0。Q0的高电平“1”将随时钟脉冲的不断输入在Q3～Q0之间依次轮流出现，电路在时钟脉冲信号的连续作用下，Q0、Q1、Q2、Q3按一定的时间节拍顺序输出高电平0100→0010→0001→10003-3-3表3-3-3 由4位双向通用移位寄存器74LS194构成的环形计数器的逻辑功能表技能训练1）测试4位双向通用移位寄存器74LS194的逻辑功能在集成电路实验板的合适位置按定位标记插好74LS194集成电路。CRD3Q3CP3-3-1【表3-3-3】中。输入时钟脉冲环形计数器输出状态输入时钟脉冲环形计数器输出状态CPQ0Q1Q2Q301000101002001030001图3-3-3测试4位双向通用移位寄存器74LS194逻辑功能的接线图（1）清除：令CR0Q0、Q1、Q2、Q3应均为0。清除后，置CR1。（2）送数：令CR=S1=S0=1，送入任意4位二进制数，如D0D1D2D3=0100。在CPCP=0CP0→1CP1→0三种情况下寄存器输出状态的变化，观察寄存器输出状态变化是否发生在单次脉冲信号的上升沿。（3）右移：清零后，令CR=1，S1=0，S0=1，SR可预置数码，由单次脉冲信号源在CP端连续加4个正极性单次脉冲信号，观察输出情况，并记入实训工单【表3-3-3】中。（4）左移：先清零或预置，再令CR=1，S1=1，S0=0，SL可预置数码，由单次CP4个正极性单次脉冲信号，观察输出情况，并记入实训3-3-3】中。（4位二进制数码abc（如00CR=1，S1=S0=1CP端加正极性单次脉冲，观察寄存器输出状态，并记入3-3-3】中。*2）测试由4位双向通用移位寄存器74LS194构成的环形计数器在集成电路实验板的合适位置按定位标记插好74LS194集成电路。3-3-2S0S1=CP的上升沿到来后，D0～D3的信号状态被移入寄存器，即初始状态为Q0Q1Q2Q3=1000S0S1=10CP的上升沿到来，观察寄存器输出端状态的变化，并记入3-3-4】中。第第4页技能评价问题探究（1）复习有关寄存器及串、并行转换器有关内容。CC40194CC4011CC4068课后反思（实训课程设计理念，学生掌握技能效果及改进设想）项目四 矩形脉冲信号电路技能训练矩形脉冲信号是数字电路中应用最广泛的一种脉冲信号。获得脉冲波形的方法主555555）知识目标知识目标（1）了解石英晶体稳频原理和使用石英晶体构成振荡器的方法。（2）掌握利用与非门电路构成单稳态触发器的方法。（3）掌握集成双单稳态触发器MC14528、集成六施密特触发器CC40106的逻辑功能。（4）掌握555集成定时器的结构、工作原理及特点。*（5）掌握由石英晶体和CMOS反相器构成的多谐振荡器的工作原理。技能目标技能目标（1）掌握由门电路构成的矩形脉冲信号产生电路的测试技能。（2）掌握由与非门电路构成的单稳态触发器、集成单稳态触发器CC14528和集成六施密特触发器CC40106逻辑功能的测试技能。（55技能。*（4）掌握秒矩形脉冲信号电路的测试技能。素养目标素养目标（1）引导学生明确实训目标，合理分配实训资源，确保实训过程高效聚焦。（2）激发学生对实训内容的好奇心和热情，提升实训效率。（3）鼓励学生自主学习，通过指导和反馈帮助其养成自主学习习惯，提高学习成效。课题：任务1 多谐振荡电路产生矩形脉冲信号授课教师：授课日期：授课班级：教学目标（1）掌握使用门电路构成矩形脉冲信号产生电路的基本方法。（2）掌握影响输出脉冲波形参数的定时元件数值的计算方法。（3）了解石英晶体稳频原理和使用石英晶体构成振荡器的方法。工作任务（1）掌握由门电路构成的矩形脉冲信号产生电路的测试技能。（2）应用SmartEDA（或Multisim）仿真软件搭建电路并进行验证。（3）应用嘉立创EDA软件绘制印制电路板图。实训器材训练电路元器件明细表如表4-1-1所示。表4-1-1 训练路器明细表序号代号名称型号与规格数量1ICTTL集成电路74LS0012ICCMOS集成电路CC401113BC石英晶体32768Hz14C云母电容0.1µF15C瓷云母电容0.047µF26C瓷片电容30pF27C瓷片电容20pF28RW可调电阻1kΩ19R电阻RJ-0.25W-100kΩ1%110R电阻RJ-0.25W-1kΩ1%21111R电阻RJ-0.25W-100Ω1%1工具、设备、仪器、材料如表4-1-2所示。表4-1-2 工具设、器、料工具、设备、仪器材料数字示波器一台集成电路实验板一块数字万用表一台连接导线若干直流稳压电源一台元器件（见表4-1-1）实践操作基础知识在数字电路中常使用矩形脉冲作为信号来进行信息传递，或者作为时钟脉冲信号来控制和驱动电路，使各部分协调动作。多谐振荡器不需要外加触发信号系统，它在接通电源后，能自动反复地输出一定脉宽的矩形脉冲，常用于产生矩形脉冲信号。多谐振荡器有对称型多谐振荡器和环形多谐振荡器。VT1．对称型多谐振荡器4-1-1RCRCR≤1kΩR=1kΩC=100pF～100µFftw1=tw2=0.7RC，T=1.4RC。图4-1-1 由与非门构成的RC耦合对称型多谐振荡器2．环形多谐振荡器4-1-2RwCRw1kΩR3路利用电容C的充放电过程控制D点的电压VD，从而控制与非门的自动启闭，进而形成多谐振荡。电容而形成多谐振荡。电容C的充电时间tw1、放电时间tw2和总的振荡周期T分别为tw1≈0.94RC，tw2≈1.26RC，T≈2.2RC调节R和C的值可改变电路输出的振荡频率。与非门4用于输出波形整形。以上这些电路的状态转换都发生在与非门输入电压达到门的阈值电压VT的时刻。在接近VT时，电容的充放电速度已经变缓了，而且VT本身也不够稳定，易受温度、电源电压变化等因素的影响，因此，电路输出频率的稳定性较差。3．石英晶体稳频多谐振荡器4-1-3CMOSf0=32768Hz。图4-1-2 环形多谐振荡器图4-1-3 由CMOS集成器件组成的石英晶体稳频多谐振荡器技能训练1）测试对称型多谐振荡器74LS00TTL274LS004-1-1多谐振荡器电路，注意其中三个与非门要设置成非门，取R=1kΩ、C=0.047µF，用示波器观察输出波形，并记入实训工单【表4-1-3】中。2）测试环形多谐振荡器在集成电