2026年国开电大计算机组成原理形考题库试题重点附答案详解

2026年国开电大计算机组成原理形考题库试题重点附答案详解1.以下哪项不属于CPU的主要功能？

A.指令执行

B.数据运算

C.磁盘读写操作

D.中断处理【答案】：C

解析：本题考察CPU功能知识点。CPU（中央处理器）主要负责指令执行（取指、译码、执行）、数据运算（算术/逻辑运算）、中断处理（响应外部设备请求）等核心任务。而“磁盘读写操作”是I/O设备（如硬盘控制器）的功能，CPU仅通过I/O指令间接控制，不直接执行磁盘读写。正确答案为C。2.在Cache的地址映射方式中，哪种方式的地址转换速度最快？

A.直接映射

B.全相联映射

C.组相联映射

D.段页式映射【答案】：A

解析：本题考察Cache地址映射方式知识点。直接映射通过硬件直接计算地址，无需复杂比较，转换速度最快；全相联映射需比较所有缓存块标记，速度最慢；组相联映射介于两者之间；段页式映射不属于Cache地址映射方式，而是虚拟存储系统的地址映射方式。因此正确答案为A。3.在指令周期中，哪一个周期是所有指令执行过程中都必须包含的？

A.取指周期

B.间址周期

C.执行周期

D.中断周期【答案】：A

解析：本题考察指令周期的组成。指令周期包括取指周期、间址周期、执行周期等，其中取指周期是所有指令都必须经历的（CPU需先从内存取出指令）；间址周期仅在需要间接寻址时存在（如非立即寻址指令）；执行周期是指令的具体操作阶段，但部分简单指令可能省略间址周期；中断周期是处理中断请求时的特殊周期，非指令执行的常规组成。4.下列关于数据总线的描述中，正确的是？

A.数据总线是单向传输的，仅用于CPU向其他部件输出数据

B.数据总线的位数决定了CPU与外设之间单次数据传输的最大宽度

C.数据总线的带宽仅取决于总线的工作频率

D.数据总线是分时复用的，与地址总线共用同一物理线路【答案】：B

解析：本题考察数据总线特性。数据总线是双向传输的（CPU可输入/输出数据），其位数（如8位、16位）直接决定单次数据传输的最大宽度（带宽=位数×频率/8）。A选项“单向传输”错误；C选项错误，带宽同时取决于位数和频率；D选项错误，数据总线与地址总线通常独立，地址总线可能分时复用但数据总线不。5.计算机系统中，Cache的主要作用是？

A.提高CPU访问内存的速度

B.扩大内存容量

C.降低内存成本

D.提高内存可靠性【答案】：A

解析：本题考察Cache的作用。Cache是高速缓冲存储器，存储CPU近期高频访问的数据和指令，通过减少CPU对主存的访问次数，显著提高数据读取速度，因此A正确。B错误，Cache不改变主存容量，仅优化访问效率；C错误，Cache成本高于主存，无法降低整体内存成本；D错误，内存可靠性由硬件冗余等机制保障，与Cache无关。6.以下关于指令周期、机器周期和时钟周期的描述，正确的是？

A.时钟周期是指令周期的最小时间单位，机器周期由若干时钟周期组成，指令周期由若干机器周期组成

B.机器周期是指令周期的最小时间单位，时钟周期由若干机器周期组成，指令周期由若干机器周期组成

C.指令周期是时钟周期的最小时间单位，机器周期由若干指令周期组成，时钟周期由若干机器周期组成

D.机器周期是时钟周期的最小时间单位，指令周期由若干机器周期组成，时钟周期由若干指令周期组成【答案】：A

解析：本题考察指令周期、机器周期和时钟周期的关系知识点。时钟周期（节拍）是CPU工作的最小时间单位；机器周期（CPU周期）是完成一个基本操作（如取指、取数）所需的时间，由若干时钟周期组成；指令周期是执行一条指令的总时间，由若干机器周期组成。B选项机器周期非最小单位，C选项指令周期非最小单位，D选项时钟周期非由指令周期组成，且机器周期也非时钟周期的最小单位。7.CPU响应中断的时机是（）

A.执行完当前指令后

B.当前指令执行期间

C.取指周期开始前

D.执行完中断服务程序后【答案】：A

解析：CPU响应中断的核心原则是“不打断当前指令执行”，因此仅在“执行完当前指令后”响应，以确保程序完整性；B选项“当前指令执行期间”响应会中断指令执行，破坏数据一致性；C选项“取指周期开始前”尚未获取指令，无法判断是否有中断请求；D选项“执行完中断服务程序后”是中断返回时机，而非响应时机。8.Cache（高速缓冲存储器）的主要作用是？

A.提高CPU访问主存的速度

B.扩大主存的存储容量

C.降低主存的功耗

D.增加主存的数据传输带宽【答案】：A

解析：本题考察Cache的功能。Cache的核心作用是缓解CPU与主存之间的速度不匹配问题，通过存放CPU近期高频访问的数据和指令，减少CPU直接访问主存的次数，从而提高整体访问速度。B选项是虚拟存储器的主要功能；C选项Cache与主存功耗无关；D选项主存带宽由硬件设计决定，Cache不直接增加带宽。9.一条指令的执行周期（指令周期）通常由若干个什么周期组成？

A.机器周期

B.时钟周期

C.微指令周期

D.总线周期【答案】：A

解析：指令周期是CPU执行一条指令的时间，通常由若干个机器周期（CPU周期）组成，每个机器周期完成一个基本操作（如取指、执行）。每个机器周期又由若干时钟周期（T周期）组成。选项B错误（时钟周期是机器周期的组成部分）；选项C错误（微指令周期是微程序控制器的概念）；选项D错误（总线周期特指访问内存/I/O的总线操作，与指令周期无关）。10.计算机系统中，用于存放当前运行程序和数据的高速存储区域是？

A.Cache

B.主存储器

C.硬盘

D.软盘【答案】：B

解析：本题考察存储器层次结构知识点。主存储器（内存）是CPU直接访问的存储区域，用于存放当前正在运行的程序和数据，速度较快且容量适中。Cache是高速缓存，容量较小但速度更快，用于缓解CPU与主存的速度差异；硬盘和软盘属于辅存，容量大但速度慢，用于长期数据存储。因此正确答案为B。11.用于传输地址信息的总线是？

A.数据总线

B.地址总线

C.控制总线

D.内部总线【答案】：B

解析：本题考察总线类型知识点。总线按功能分为三类：地址总线（传输地址信息，如内存地址、I/O端口地址）、数据总线（传输数据信息，如指令数据、操作数）、控制总线（传输控制信号，如读写命令、中断请求）。选项A“数据总线”传输数据而非地址，选项C“控制总线”传输控制信号，选项D“内部总线”是CPU内部总线（非外部总线类型）。正确答案为B。12.在中断响应过程中，CPU保存断点的主要目的是？

A.防止中断数据丢失

B.使CPU能从原程序继续执行

C.保护中断服务程序的参数

D.提高中断处理速度【答案】：B

解析：本题考察中断系统中断点保存的知识点。‘断点’指CPU响应中断前正在执行的程序位置（即当前PC值）。保存断点的目的是在中断服务程序执行完毕后，CPU能通过恢复断点地址，从原程序被中断的位置继续执行。选项A错误，断点是程序执行位置，与数据丢失无关；选项C错误，参数保护通常由用户代码或中断服务程序自身完成，与保存断点无关；选项D错误，保存断点是逻辑操作，不影响中断处理速度。13.Cache（高速缓冲存储器）的主要作用是（）？

A.提高CPU访问内存的速度

B.扩大内存储器的容量

C.降低存储器的成本

D.以上都是【答案】：A

解析：本题考察Cache的作用知识点。Cache是为解决CPU与内存速度差异而设计的，通过存储CPU近期频繁访问的数据，直接供CPU快速读取，从而提高访问速度；选项B扩大容量是内存的功能，Cache无法扩大容量；选项C降低成本并非Cache的主要目的（Cache成本较高）；选项D错误。正确答案为A。14.在计算机存储系统中，访问速度从快到慢的正确排序是？

A.寄存器→Cache→主存→辅存

B.主存→Cache→寄存器→辅存

C.寄存器→主存→Cache→辅存

D.Cache→寄存器→主存→辅存【答案】：A

解析：本题考察存储器层次结构知识点。寄存器位于CPU内部，直接与运算器、控制器相连，访问速度最快；Cache（高速缓存）位于CPU与主存之间，速度次之；主存（内存）速度慢于Cache；辅存（如硬盘）因机械存储介质，速度最慢。选项B、C、D均错误排序（如B中主存速度慢于Cache，C中主存慢于Cache，D中Cache慢于寄存器）。正确答案为A。15.下列关于总线的描述中，错误的是？

A.数据总线双向传输数据，用于CPU与其他部件间传递数据

B.地址总线单向传输，由CPU发出指向内存或外设

C.控制总线传输控制信号，如读写命令、中断请求等

D.8位地址总线可直接访问64KB内存空间【答案】：D

解析：地址总线位数决定CPU可寻址空间，16位地址总线可访问64KB（2^16=65536），8位地址总线仅能访问256B（2^8=256）。D选项中“8位地址总线访问64KB”错误。A、B、C描述均正确。16.算术逻辑单元（ALU）的主要功能是（）

A.只进行算术运算

B.只进行逻辑运算

C.进行算术运算和逻辑运算

D.进行存储单元地址计算【答案】：C

解析：本题考察ALU的功能。ALU是CPU核心部件，可完成加减乘除等算术操作及与或非等逻辑操作，故C正确。A、B仅描述部分功能，错误；D是地址加法器（如PC+偏移量）的功能，不属于ALU。17.计算机运算器的核心部件是？

A.算术逻辑单元（ALU）

B.通用寄存器

C.累加器

D.数据总线【答案】：A

解析：本题考察运算器的组成知识点。运算器主要负责算术运算和逻辑运算，其核心部件是算术逻辑单元（ALU），可完成加减乘除等基本运算及与、或、非等逻辑操作。通用寄存器和累加器是运算器的组成部分但非核心，数据总线是连接运算器与其他部件的传输通道，不属于运算器核心部件。18.指令中的地址码字段直接给出操作数的有效地址，这种寻址方式是（）

A.立即寻址

B.直接寻址

C.间接寻址

D.寄存器寻址【答案】：B

解析：本题考察寻址方式定义。直接寻址的有效地址EA=地址码本身，即地址码直接给出操作数地址；A选项立即寻址的地址码就是操作数本身；C选项间接寻址的地址码是操作数地址的地址；D选项寄存器寻址的地址码是寄存器编号。因此选B。19.在计算机中，采用补码表示数据的主要优点是（）

A.消除符号位参与运算时的额外处理

B.可以直接表示负数的绝对值

C.能够表示的负数范围比原码更大

D.减少了计算机的硬件成本【答案】：A

解析：补码的核心优势在于符号位可参与运算，加法运算中能将减法转化为加法（如a-b=a+(-b)补），无需额外处理符号位（如原码减法需单独判断符号），因此A正确。B错误，补码表示负数时符号位为1，无法直接表示绝对值；C错误，虽然8位补码可表示-128，原码仅表示-127到-1，但这是补码的扩展范围而非主要优点；D错误，补码需要复杂的硬件逻辑（如补码生成器），硬件成本通常更高。20.下列关于存储器层次结构（Cache-主存-辅存）的描述中，错误的是（）

A.速度关系：Cache>主存>辅存

B.容量关系：Cache<主存<辅存

C.成本关系：Cache>主存>辅存

D.地址映射方式：主存采用全相联映射，Cache采用直接映射【答案】：D

解析：本题考察存储器层次结构的特性。A、B、C选项均正确：Cache速度最快、容量最小、成本最高；主存次之；辅存（如硬盘）速度最慢、容量最大、成本最低。D选项错误，主存与Cache的地址映射方式通常为主存采用直接映射，Cache采用全相联或组相联映射，而非主存全相联、Cache直接映射。因此错误选项为D。21.算术逻辑单元（ALU）的主要功能是（）。

A.进行算术运算和逻辑运算

B.进行算术运算和存储操作

C.进行逻辑运算和控制操作

D.进行存储操作和控制操作【答案】：A

解析：ALU是运算器的核心部件，专门负责对数据进行算术运算（如加减）和逻辑运算（如与或非）。选项B错误（存储操作由存储器完成）；选项C错误（控制操作由控制器完成）；选项D错误（存储和控制操作均不属于ALU功能）。22.计算机系统中，连接CPU、存储器和I/O设备的公共信息通道是？

A.数据总线

B.地址总线

C.控制总线

D.系统总线【答案】：D

解析：本题考察总线类型及功能知识点。系统总线是连接CPU、内存和I/O设备的公共信息通道，包含数据总线（传输数据）、地址总线（传输地址）和控制总线（传输控制信号）三部分。A、B、C均为系统总线的组成部分，而非整体公共通道。故正确答案为D。23.在指令“MOVAX,1234H”中，操作数“1234H”的寻址方式是（）。

A.直接寻址

B.间接寻址

C.立即寻址

D.寄存器寻址【答案】：C

解析：本题考察指令寻址方式知识点。正确答案为C。立即寻址的特点是操作数直接包含在指令中（紧跟操作码），无需访问内存。“MOVAX,1234H”中“1234H”是指令的一部分，属于立即寻址。A选项直接寻址需访问内存；B选项间接寻址需先访问内存获取地址；D选项寄存器寻址的操作数在寄存器中，均不符合题意。24.当CPU响应中断时，需要保存的“现场”主要指？

A.中断服务程序的入口地址

B.CPU当前的程序计数器（PC）和寄存器状态

C.主存中待处理的中断数据

D.中断向量表中存储的中断服务程序地址【答案】：B

解析：本题考察中断系统中“现场”的概念。正确答案为B，“现场”是指CPU在响应中断前的运行状态，包括程序计数器（PC，指向当前执行的下一条指令）和通用寄存器、状态寄存器等的内容，以便中断处理完成后能恢复原程序的执行。A错误，中断服务程序入口地址由中断向量表或中断类型码确定，不是“现场”；C错误，主存数据属于存储内容，与中断现场无关；D错误，中断向量表地址是存储中断服务程序入口的地址表，不属于“现场”。25.在中断服务程序执行完毕后，CPU需要恢复断点的目的是（）？

A.继续执行原程序

B.提高中断响应速度

C.避免数据丢失

D.节省存储空间【答案】：A

解析：本题考察中断系统知识点。断点是中断发生时CPU当前的程序计数器（PC）值，即原程序执行的位置。中断服务程序执行完毕后，恢复PC的值可使CPU回到原程序继续执行；选项B提高中断响应速度与恢复断点无关；选项C避免数据丢失是中断屏蔽或数据缓存的作用；选项D节省存储空间与断点恢复无关。正确答案为A。26.下列关于8位二进制补码表示的描述中，正确的是？

A.能表示的范围是-128到127

B.补码中的+0和-0是两个不同的值

C.补码运算结果不需要考虑溢出

D.补码的符号位不能参与运算【答案】：A

解析：8位补码的表示范围为-128~127（最高位为符号位，10000000表示-128），故A正确。B错误，补码中仅存在一个0（00000000），无+0和-0之分；C错误，补码运算可能溢出（如127+1=128，超出范围），需判断溢出；D错误，补码运算中符号位需参与运算（如减法通过补码加法实现）。27.以下属于硬件中断的是（）。

A.程序执行非法指令

B.输入输出设备请求

C.程序运行超时

D.执行系统调用指令【答案】：B

解析：硬件中断是由外部硬件设备（如键盘、打印机、I/O接口）或硬件事件（如电源故障）触发的中断。A选项“非法指令”、C选项“程序超时”、D选项“系统调用”均属于软件中断（异常或程序主动请求），由软件逻辑或程序错误触发。输入输出设备请求是典型的硬件中断，由外设主动向CPU发送请求信号触发。因此正确答案为B。28.在计算机的时序系统中，下列关于时钟周期、机器周期和指令周期的关系，正确的是？

A.指令周期=机器周期×时钟周期

B.机器周期=指令周期×时钟周期

C.时钟周期=指令周期×机器周期

D.指令周期=时钟周期×机器周期【答案】：D

解析：本题考察计算机时序系统基本概念。时钟周期（T）是CPU工作的最小时间单位；机器周期（M）是完成一个微操作的时间，通常由若干时钟周期组成；指令周期（I）是执行一条指令的时间，包含若干机器周期。因此指令周期=机器周期数×机器周期，而机器周期=时钟周期数×时钟周期，故D正确，A、B、C公式错误。29.计算机系统中，Cache（高速缓冲存储器）通常位于哪个层次？

A.CPU与主存储器之间

B.主存储器与辅助存储器之间

C.CPU内部寄存器与运算器之间

D.辅助存储器与CPU之间【答案】：A

解析：本题考察Cache的位置知识点。Cache用于解决CPU与主存速度不匹配问题，位于CPU和主存之间，速度接近CPU，容量较小，可临时存储CPU近期可能访问的数据。主存与辅存之间是存储层次的下一层，速度慢；CPU内部寄存器与运算器之间属于CPU内部结构，非系统Cache；辅助存储器与CPU之间无直接Cache连接。30.CPU响应中断的时机通常是（）？

A.在执行完当前指令后

B.在执行指令的过程中

C.当有中断请求时立即响应

D.当执行完中断服务程序后【答案】：A

解析：本题考察中断系统中CPU响应中断的时机知识点。CPU响应中断需满足三个条件：中断请求有效、中断屏蔽位允许（开中断）、且必须在当前指令执行完毕后响应（避免指令执行不完整）。B选项错误，CPU不能在指令执行过程中响应中断，否则会破坏指令的完整性；C选项错误，即使有中断请求，若CPU处于关中断状态或未执行完当前指令，也不会响应；D选项错误，中断服务程序执行完后是中断返回（IRET指令），而非响应时机。A选项正确，CPU采用“中断周期”在当前指令执行结束后响应中断，确保指令执行的原子性。31.算术逻辑单元（ALU）的主要功能是？

A.存储计算机运行过程中的数据

B.执行算术运算和逻辑运算

C.控制计算机指令的执行顺序

D.连接CPU与外部设备的数据传输【答案】：B

解析：本题考察运算器中ALU的功能。算术逻辑单元（ALU）是运算器的核心部件，专门负责完成算术运算（如加减乘除）和逻辑运算（如与、或、非等）。选项A错误，存储数据是存储器的功能；选项C错误，控制指令执行顺序是控制器的职责；选项D错误，连接CPU与外部设备的数据传输由总线完成。因此正确答案为B。32.采用补码进行加减运算时，判断运算结果是否溢出的正确方法是（）

A.最高位产生进位

B.次高位产生进位

C.双符号位不同

D.结果的最高位为0【答案】：C

解析：本题考察补码溢出判断。补码加法溢出可通过双符号位（变形补码）判断，当两个符号位不同时表示溢出；A选项最高位进位仅反映数值进位，不直接判断溢出；B选项次高位进位与溢出无关；D选项结果最高位为0无法判断溢出类型。因此选C。33.微程序控制器中，用于存储微指令的部件是？

A.控制存储器

B.Cache

C.主存储器

D.高速缓冲存储器【答案】：A

解析：本题考察微程序控制器的组成知识点。微程序控制器通过微程序实现指令的执行过程，微指令被固化在控制存储器中，控制存储器是微程序控制器的核心存储部件。选项B和D错误，Cache（高速缓冲存储器）是CPU与主存之间的高速缓冲，与微程序控制器无关；选项C错误，主存储器是存放程序和数据的大容量存储设备，不用于存储微指令。34.下列关于Cache的描述中，正确的是？

A.Cache的容量比内存大

B.Cache的速度比CPU慢

C.Cache用于解决CPU与内存之间的速度差异

D.Cache存储的数据是内存的所有数据的备份【答案】：C

解析：本题考察Cache的基本作用。Cache是介于CPU与内存之间的高速缓冲存储器，核心目的是解决CPU运算速度与内存访问速度不匹配的问题。A错误，Cache容量通常远小于内存（如8KBvs8GB）；B错误，Cache速度接近CPU速度；D错误，Cache仅存储高频访问的数据，非全量备份。35.在补码加法运算中，判断结果是否溢出的常用方法是（）

A.最高位进位

B.双符号位不同

C.次高位进位

D.最低位进位【答案】：B

解析：本题考察补码加法溢出判断知识点。补码采用双符号位（变形补码）表示时，正数符号位为00，负数为11。当两个符号位结果不同（如01或10）时，表明发生溢出；而最高位进位（选项A）仅用于无符号数运算的溢出判断，补码为有符号数，故A错误。次高位进位和最低位进位与溢出判断无关，因此正确答案为B。36.算术逻辑单元（ALU）的主要功能是？

A.进行算术运算和逻辑运算

B.存储数据和程序

C.控制计算机各部件协调工作

D.负责输入输出设备的控制【答案】：A

解析：本题考察运算器中算术逻辑单元（ALU）的功能知识点。ALU是运算器的核心，专门负责执行算术运算（如加减乘除）和逻辑运算（如与或非）。B选项是存储器的功能，C选项是控制器的功能，D选项是输入输出控制电路的功能。故正确答案为A。37.在总线控制方式中，允许各模块独立申请总线使用权，通过总线仲裁器裁决获得使用权的方式是？

A.链式查询方式

B.计数器定时查询方式

C.独立请求方式

D.集中式控制方式【答案】：C

解析：本题考察总线控制方式的特点。正确答案为C。独立请求方式中，每个模块都有独立的总线请求线和总线授权线，可直接向仲裁器申请总线使用权，仲裁器根据优先级或其他策略裁决后授权。A选项链式查询通过一条公共的请求链和一条链式优先级判断线路，由离总线请求最近的设备获得使用权；B选项计数器定时查询通过计数器计数确定总线优先级，各模块竞争计数器触发信号；D选项集中式控制方式是一个宽泛概念，包含链式、定时查询等，并非具体控制方式。因此A、B、D均不符合“各模块独立申请”的描述。38.关于补码加法运算的描述，正确的是？

A.补码加法运算中，符号位不参与运算，仅数值位相加

B.补码加法运算中，符号位参与运算并可能产生溢出

C.补码加法运算不需要考虑进位，仅考虑溢出

D.补码加法运算的结果符号位永远为0（正数）【答案】：B

解析：本题考察补码加法规则。补码加法中，符号位与数值位一起参与运算，若运算结果的符号位与数值位运算结果不一致（如两个正数相加得负数），则产生溢出。A选项错误，符号位需参与运算；C选项错误，补码加法需考虑进位（进位会被处理为模运算的一部分）；D选项错误，补码加法结果符号位可由运算结果决定（如-1+1=0，符号位为0）。39.8位补码的表示范围是以下哪一项？

A.-128到127

B.-127到127

C.-128到128

D.-127到128【答案】：A

解析：本题考察补码的表示范围知识点。8位补码中，最高位为符号位（0表示正，1表示负），由于-128无法用8位原码或反码表示（原码/反码最高位为1时表示负数，范围是-127到127），补码通过特殊编码表示-128，因此8位补码的范围是-128到127。错误选项分析：B是8位原码的表示范围；C中128超出无符号数范围且补码无法表示-128+1=-127到128的正负数组合；D同理包含无效的正数范围。40.运算器（算术逻辑单元）不包含以下哪个部件？

A.累加器

B.暂存寄存器

C.指令寄存器

D.算术逻辑单元（ALU）【答案】：C

解析：本题考察运算器的组成。运算器核心部件包括算术逻辑单元（ALU）、累加器、暂存寄存器、通用寄存器等，负责算术/逻辑运算。指令寄存器（IR）属于控制器部件，用于存放当前执行的指令，不属于运算器。正确答案为C。41.在指令中直接给出操作数有效地址的寻址方式是（）？

A.直接寻址

B.间接寻址

C.寄存器寻址

D.立即寻址【答案】：A

解析：本题考察寻址方式知识点。直接寻址的操作数有效地址直接在指令中给出，CPU可直接访问该地址的数据；选项B间接寻址的有效地址存储在内存单元中，需先访问内存获取有效地址；选项C寄存器寻址的操作数在CPU寄存器中，指令中给出寄存器编号；选项D立即寻址的操作数直接在指令中，无需访问内存。正确答案为A。42.Cache地址映射方式中，哪种方式的地址转换速度最快？

A.全相联映射

B.直接映射

C.组相联映射

D.段页式映射【答案】：B

解析：本题考察Cache地址映射方式知识点。直接映射的每个主存块只能映射到Cache的固定块，地址转换时仅需计算块号，无需复杂比较，因此地址转换速度最快。错误选项分析：A全相联映射需比较所有块，速度最慢；C组相联需比较组内块，速度介于全相联和直接映射之间；D段页式是虚拟存储的地址映射方式，与Cache无关。43.运算器的核心功能部件是（）

A.加法器

B.算术逻辑单元（ALU）

C.通用寄存器组

D.数据总线【答案】：B

解析：本题考察运算器的组成。运算器核心是算术逻辑单元（ALU），负责执行算术运算（加减乘除）和逻辑运算（与或非）。选项A（加法器）是ALU的组成部分，非核心功能部件；选项C（通用寄存器组）用于暂存操作数，是辅助部件；选项D（数据总线）是数据传输通道，非运算器核心。因此正确答案为B。44.冯·诺依曼体系结构的核心思想是（）。

A.存储程序和程序控制

B.多道程序设计

C.分时系统

D.并行处理【答案】：A

解析：本题考察冯·诺依曼体系结构的核心思想知识点。正确答案为A，因为冯·诺依曼体系结构的核心是“存储程序”（程序和数据以二进制形式存储在存储器中）和“程序控制”（计算机按程序指令顺序自动执行）。B选项“多道程序设计”是操作系统的功能，C选项“分时系统”是操作系统的工作方式，D选项“并行处理”是计算机系统的技术手段，均非冯·诺依曼体系的核心思想。45.算术逻辑单元（ALU）的主要功能是（）？

A.仅进行算术运算

B.仅进行逻辑运算

C.同时进行算术运算和逻辑运算

D.主要进行浮点运算【答案】：C

解析：本题考察运算器中ALU的功能知识点。ALU（ArithmeticLogicUnit）名称即“算术逻辑单元”，明确其功能包含两部分：算术运算（如加减乘除）和逻辑运算（如与或非、比较等）。A选项仅算术运算错误，忽略逻辑运算；B选项仅逻辑运算错误，忽略算术运算；D选项浮点运算通常由专门的浮点运算器（FPU）完成，ALU主要处理定点运算。46.运算器的主要功能是（）

A.存储数据

B.算术和逻辑运算

C.控制程序执行

D.连接外部设备【答案】：B

解析：本题考察运算器的功能知识点。运算器是计算机执行算术运算和逻辑运算的核心部件，例如加减乘除等算术操作，以及与、或、非等逻辑操作。选项A是存储器的功能；选项C是控制器的功能（负责指令的译码和执行控制）；选项D是I/O接口或总线的功能（负责连接外设与主机）。47.在计算机系统中，负责专门传送数据信息的总线是（）

A.地址总线

B.数据总线

C.控制总线

D.地址数据复用总线【答案】：B

解析：本题考察总线类型与功能的知识点。总线按传输信息类型分为三类：地址总线（仅传送地址信息，单向）、数据总线（仅传送数据信息，双向）、控制总线（传送控制信号，如读写命令、中断请求等）。选项A错误，地址总线仅用于传送地址；选项C错误，控制总线仅用于传送控制信号；选项D错误，地址数据复用总线是地址和数据分时使用同一物理线路，并非专门传送数据。48.中断向量表的主要作用是？

A.存储中断服务程序的入口地址

B.存储中断请求的优先级

C.存储中断屏蔽码

D.存储中断响应时间【答案】：A

解析：本题考察中断系统的核心组件。中断向量表是一个存储区域，每个中断源对应一个固定地址（中断向量），CPU响应中断后通过中断类型号查找向量表，直接跳转至对应的中断服务程序入口；中断优先级由硬件排队电路或软件寄存器管理；中断屏蔽码用于控制是否屏蔽特定中断；中断响应时间是固定参数，与向量表无关。因此正确答案为A。49.8位二进制补码能表示的最大正数是？

A.128

B.127

C.126

D.-1【答案】：B

解析：本题考察补码的表示范围。8位二进制补码中，符号位为0表示正数，数值位全1时为最大正数，即二进制01111111，对应十进制127。选项A（128）超出8位补码的表示范围（补码范围为-128~127）；选项C（126）是次大正数；选项D（-1）是负数。因此正确答案为B。50.按照总线传输信息的类型分类，以下哪项不属于总线类型？

A.地址总线

B.数据总线

C.控制总线

D.内部总线【答案】：D

解析：本题考察总线分类。按传输信息类型，总线分为地址总线（传地址）、数据总线（传数据）、控制总线（传控制信号）。“内部总线”属于按总线位置分类（如片内总线、系统总线、外部总线），与按信息类型分类的地址/数据/控制总线无关。正确答案为D。51.以下哪种中断属于外部中断？

A.除法错误中断

B.单步执行中断

C.I/O设备请求中断

D.断点中断【答案】：C

解析：本题考察中断类型的知识点。外部中断由CPU外部硬件（如I/O设备、定时器）触发，属于异步中断。选项A（除法错）、B（单步中断）、D（断点中断）均属于内部中断（由CPU内部事件触发，如程序异常、调试指令）。因此正确答案为C。52.在指令中直接给出操作数的寻址方式是？

A.立即寻址

B.直接寻址

C.间接寻址

D.寄存器寻址【答案】：A

解析：本题考察指令寻址方式知识点。立即寻址的操作数直接包含在指令中，无需访问内存或寄存器即可获取数据。直接寻址是操作数地址在指令中，操作数存于主存；间接寻址需通过指令中的地址访问主存获取操作数地址；寄存器寻址的操作数存于CPU寄存器中。错误选项B、C、D均不符合“操作数在指令中”的定义。53.在计算机系统的存储层次中，Cache（高速缓冲存储器）的主要作用是？

A.提高CPU访问内存的速度

B.扩大内存的存储容量

C.提高内存数据的可靠性

D.降低内存的硬件成本【答案】：A

解析：本题考察存储器层次结构中Cache的功能。正确答案为A，Cache是位于CPU和主存之间的高速存储器，用于存放CPU近期可能频繁访问的数据和指令，从而减少CPU直接访问主存的时间，显著提高系统运行速度。B错误，扩大内存容量是辅助存储器（如硬盘）的主要作用；C错误，内存数据可靠性通常通过ECC校验等技术实现，与Cache无关；D错误，Cache的设计目标是提升性能而非降低成本。54.在计算机系统中，用于双向传输数据的总线是？

A.地址总线

B.数据总线

C.控制总线

D.系统总线【答案】：B

解析：本题考察总线分类知识点。数据总线是双向传输总线，CPU可通过数据总线从内存/外设读取数据（读操作）或向内存/外设写入数据（写操作）。A地址总线通常单向（CPU输出地址到内存/外设）；C控制总线一般单向（CPU输出控制信号）；D系统总线是地址、数据、控制总线的统称，非具体传输方向定义。55.运算器中用于暂存操作数和中间结果的部件是？

A.算术逻辑单元（ALU）

B.累加器

C.程序计数器（PC）

D.指令寄存器（IR）【答案】：B

解析：本题考察运算器的组成。累加器（ACC）是运算器的核心寄存器，用于暂存操作数和中间结果。A错误，ALU是执行运算的核心电路；C错误，PC用于存储下一条指令地址；D错误，IR用于存放当前指令。56.计算机系统中，Cache、主存、辅存的访问速度由快到慢的排序是？

A.主存>Cache>辅存

B.Cache>主存>辅存

C.辅存>主存>Cache

D.主存>辅存>Cache【答案】：B

解析：本题考察存储器层次结构的速度特性。Cache（高速缓冲存储器）直接集成在CPU附近，速度最快（纳秒级）；主存（如DRAM）速度次之（微秒级）；辅存（如硬盘、SSD）速度最慢（毫秒级甚至更慢）。选项A将主存速度置于Cache之前，错误；选项C和D顺序完全颠倒，均不符合实际层次结构。57.中断响应周期中，CPU完成的主要任务是？

A.识别中断源并获取中断服务程序入口地址

B.保存当前程序状态字（PSW）

C.将被中断程序的断点地址压入堆栈

D.恢复被中断程序的现场【答案】：A

解析：本题考察中断响应周期的任务。正确答案为A。中断响应周期的核心任务是识别中断源并确定对应的中断服务程序入口地址（通过查询中断向量表或中断识别码）。B选项保存PSW通常在中断服务程序中完成；C选项压入断点地址属于中断响应周期的“保护断点”步骤，但属于获取入口地址的前置操作；D选项恢复现场是中断服务程序执行完毕后返回前的操作。因此B、C、D均属于中断处理流程中的后续步骤，而非响应周期的主要任务。58.冯·诺依曼计算机的核心思想是______。

A.存储程序和程序控制

B.二进制表示数据

C.多道程序设计

D.并行处理数据【答案】：A

解析：本题考察冯·诺依曼体系结构的核心思想知识点。冯·诺依曼计算机的核心思想是“存储程序”（将程序和数据以二进制形式存储在存储器中）和“程序控制”（计算机自动按程序指令顺序执行）。选项B“二进制表示数据”是数据表示方式，非核心思想；选项C“多道程序设计”是操作系统的发展技术，非冯·诺依曼核心思想；选项D“并行处理数据”是现代计算机的优化技术，非冯·诺依曼原始设计思想。故正确答案为A。59.计算机系统中Cache的主要作用是？

A.提高CPU访问内存的速度

B.扩大内存的物理存储容量

C.提高内存数据的可靠性

D.降低内存的功耗【答案】：A

解析：本题考察Cache的功能知识点。Cache是高速缓冲存储器，位于CPU与主存之间，通过存储CPU频繁访问的数据，减少CPU等待主存的时间，从而提高访问速度。错误选项B（主存容量由地址线位数决定，Cache无法扩大物理容量）、C（内存可靠性由纠错码等技术保障，与Cache无关）、D（Cache与内存功耗无直接关联）均错误。60.中断响应过程中，CPU保存的断点是指（）

A.下一条要执行的指令地址

B.当前正在执行的指令地址

C.中断服务程序的入口地址

D.主程序中调用中断服务程序的返回地址【答案】：A

解析：本题考察中断断点的概念。中断响应时，CPU需保存“断点”——即当前程序中被中断的下一条指令的地址（由程序计数器PC保存），以便中断返回后继续执行原程序。选项A正确。B错误（当前指令地址已执行完毕）；C错误（中断服务入口地址由中断向量表获取）；D错误（中断由硬件触发，无主程序调用过程）。61.指令格式中，用来表示操作性质（如执行什么运算或操作）的部分是？

A.操作码

B.地址码

C.数据码

D.控制码【答案】：A

解析：本题考察指令系统的基本格式。指令由操作码和地址码组成：操作码（操作码字段）表示指令的操作性质（如加法、减法等），地址码（地址字段）表示操作数的地址或操作结果的存储位置。数据码和控制码不是指令格式的标准组成部分，因此正确答案为A。62.Cache的主要作用是（）。

A.提高CPU运算速度

B.减少CPU访问主存的时间

C.扩大内存储器的容量

D.优化指令执行的顺序【答案】：B

解析：Cache是高速缓冲存储器，其核心作用是存放CPU近期频繁访问的数据和指令，通过将高频访问的信息临时存储在速度更快的Cache中，减少CPU直接访问低速主存的时间，从而提升系统整体效率。A选项CPU运算速度主要由运算器性能和时钟频率决定；C选项内存容量由主存物理容量决定，Cache无法扩大主存容量；D选项指令执行顺序由程序逻辑决定，与Cache无关。因此正确答案为B。63.按总线传输信息的类型分类，以下不属于总线类型的是（）。

A.数据总线

B.地址总线

C.控制总线

D.地址-数据复用总线【答案】：D

解析：本题考察总线分类知识点。总线按信息类型分为数据总线（传输数据）、地址总线（传输地址）、控制总线（传输控制信号），因此A、B、C均为正确分类。D选项“地址-数据复用总线”是按传输方式（地址与数据分时复用）分类，而非按信息类型，故D错误。64.程序计数器（PC）的主要作用是？

A.存储当前正在执行的指令

B.提供下一条要执行的指令地址

C.保存运算结果

D.控制CPU的运算速度【答案】：B

解析：本题考察程序计数器的功能知识点。程序计数器（PC）是控制器的核心部件之一，用于存放当前指令执行完毕后下一条指令的地址，保证程序的顺序执行。选项A错误，存储当前指令的是指令寄存器（IR）；选项C错误，保存运算结果是运算器或寄存器的功能；选项D错误，CPU运算速度由运算器、控制器、存储器等多部件协同决定，PC无此功能。65.以下不属于存储器层次结构中“辅存”的是（）

A.硬盘

B.寄存器

C.Cache

D.光盘【答案】：D

解析：存储器层次结构通常包括寄存器（最快）、Cache、主存、辅存（长期存储大量数据）；A选项硬盘属于典型辅存；B选项寄存器是层次结构中速度最快的存储单元；C选项Cache是主存的高速缓冲；而D选项“光盘”属于外部存储设备（外存），通常不被纳入“存储器层次结构”中的“辅存”范畴（辅存一般指硬盘、U盘等直接连接的存储设备），因此D选项错误。66.在计算机系统中，用于传输数据信息的总线是？

A.地址总线

B.数据总线

C.控制总线

D.内部总线【答案】：B

解析：本题考察总线的分类及功能。数据总线（DB）用于在CPU、主存、I/O设备之间传输数据信息；地址总线（AB）用于传输地址信息以定位存储单元或外设；控制总线（CB）用于传输控制信号（如读写命令、中断请求）；内部总线是CPU内部各部件间的总线，非本题所指。因此选B，A、C、D错误。67.关于Cache的描述，错误的是（）

A.Cache的命中率随块大小增大而持续提高

B.Cache的容量通常远小于主存容量

C.Cache采用全相联映射时命中率最高

D.Cache的作用是提高CPU访问主存的速度【答案】：A

解析：本题考察Cache的基本原理。Cache命中率受块大小、容量、映射方式等影响：当块大小过小时，数据分散导致命中率低；过大时，因块内数据不常同时访问，命中率反而下降，并非持续提高，故A错误。B正确（Cache容量通常为KB级，主存为GB级）；C正确（全相联映射不限制块位置，命中率理论最高）；D正确（Cache存放高频数据，减少主存访问时间）。68.运算器的主要功能是（）。

A.进行算术运算

B.进行逻辑运算

C.进行算术和逻辑运算

D.控制计算机各部件协同工作【答案】：C

解析：本题考察运算器功能知识点。正确答案为C。运算器（算术逻辑单元ALU）的核心功能是完成算术运算（如加减乘除）和逻辑运算（如与或非、比较）。D选项“控制计算机各部件协同工作”是控制器的功能，而非运算器。69.系统总线按传输信息的类型通常分为哪三类？

A.地址总线、数据总线、控制总线

B.地址总线、数据总线、电源总线

C.控制总线、数据总线、地址控制总线

D.地址总线、控制总线、时钟总线【答案】：A

解析：本题考察系统总线的分类。系统总线按传输信息类型分为地址总线（传输地址信息）、数据总线（传输数据信息）、控制总线（传输控制信号）三类。B选项中电源总线不属于信息传输总线；C选项“地址控制总线”表述错误，不存在此类总线；D选项时钟总线属于同步控制总线的一部分，非信息传输总线类型。70.指令周期是指（）

A.CPU取出并执行一条指令所需的时间

B.从内存中读取一条指令的时间

C.CPU完成一次算术运算的时间

D.存储器进行一次读写操作的时间【答案】：A

解析：本题考察指令周期的基本概念知识点。指令周期是CPU完成一条完整指令的全过程时间，包含取指周期（从内存取指令）、分析周期（指令译码）、执行周期（执行指令操作）等子周期。选项B错误，仅读取指令只是取指周期，未包含后续分析和执行；选项C错误，算术运算时间属于执行周期的一部分，而非整个指令周期；选项D错误，存储器读写周期是存储器完成一次读写操作的时间，与指令周期无关。71.在存储系统中，Cache的主要作用是？

A.提高CPU访问内存的速度

B.扩大内存容量

C.降低内存功耗

D.增加内存带宽【答案】：A

解析：本题考察存储系统层次结构中Cache的作用。Cache是介于CPU与主存之间的高速小容量存储器，存放高频访问的数据，减少CPU访问主存的时间，从而提高整体访问速度。B选项是虚拟内存的功能；C选项不是Cache的设计目标；D选项内存带宽由内存本身性能决定，Cache不直接增加带宽。72.一条指令的执行过程至少需要经过几个机器周期？

A.1个

B.2个

C.3个

D.不确定【答案】：B

解析：本题考察指令周期与机器周期关系知识点。指令周期由若干机器周期组成，至少包含取指周期（取出指令）和执行周期（执行指令），因此至少需要2个机器周期；不同指令可能有不同机器周期数（如访问内存指令可能需更多周期），但“至少”的情况下为2个。因此正确答案为B。73.运算器的核心部件是？

A.加法器

B.算术逻辑单元（ALU）

C.寄存器

D.译码器【答案】：B

解析：本题考察运算器的组成。运算器核心是算术逻辑单元（ALU），负责完成算术运算（加减乘除等）和逻辑运算（与或非等）；加法器是ALU的组成部分（如算术运算中的核心单元），但非整个运算器的核心部件；寄存器是暂存数据的存储单元；译码器属于控制器（如指令译码）。因此选B。74.按数据传输方式分类的总线是（）

A.系统总线

B.内部总线

C.并行总线

D.地址总线【答案】：C

解析：总线按传输数据位数可分为“并行总线”（同时传输多位数据，如32位总线）和“串行总线”（按位顺序传输，如USB）；A选项“系统总线”是按连接部件分类（连接CPU、内存、I/O接口）；B选项“内部总线”是按总线所在位置分类（如CPU内部的运算器与寄存器间总线）；D选项“地址总线”是按传输信息类型分类（仅传输地址信息）。75.算术逻辑单元（ALU）的主要功能是？

A.进行算术和逻辑运算

B.存储程序和数据

C.控制计算机各部件协调工作

D.实现指令的执行【答案】：A

解析：本题考察运算器中ALU的功能。ALU是运算器的核心，专门负责算术运算（如加减乘除）和逻辑运算（如与或非等）。选项B错误，存储程序和数据是存储器的功能；选项C错误，控制各部件协调工作是控制器的功能；选项D错误，指令的执行由控制器控制，ALU仅处理运算部分。76.一条指令的基本格式通常包含（）两部分。

A.操作码和地址码

B.操作数和地址码

C.操作码和操作数

D.地址码和操作数【答案】：A

解析：本题考察指令格式知识点。指令由操作码（指明操作类型，如“加”“减”）和地址码（指明操作数地址）组成。A选项正确。B选项中“操作数”是地址码指向的内容，非指令格式独立部分；C选项错误，“操作数”是地址码的操作对象，指令格式中无“操作数”独立部分；D选项逻辑错误，地址码和操作数概念重复。77.下列哪种存储器属于易失性存储器？（）

A.ROM

B.RAM

C.硬盘

D.光盘【答案】：B

解析：本题考察存储器的分类。易失性存储器指断电后数据会丢失的存储器，RAM（随机存取存储器）符合此特性；选项AROM（只读存储器）、选项C硬盘、选项D光盘均为非易失性存储器，断电后数据不会丢失，正确答案为B。78.下列总线中，只能单向传输地址信息的是？

A.地址总线

B.数据总线

C.控制总线

D.地址数据复用总线【答案】：A

解析：本题考察总线类型的功能特点。地址总线是专门用于传输地址信息的总线，方向通常为CPU到内存或I/O，是单向的（仅输出地址），故A正确。B选项数据总线是双向传输数据（CPU与内存/I/O之间双向）；C选项控制总线用于传输控制信号（如读写信号、中断请求等），方向和信号类型多样，并非仅单向传地址；D选项地址数据复用总线（如早期的8086系统总线）分时复用地址和数据信号，同一时刻只能传输其中一种，并非单向传地址。79.在计算机系统中，指令周期、机器周期、时钟周期的关系正确的是？

A.时钟周期＞机器周期＞指令周期

B.指令周期＞机器周期＞时钟周期

C.机器周期＞时钟周期＞指令周期

D.指令周期＞时钟周期＞机器周期【答案】：B

解析：本题考察CPU周期的层级关系。时钟周期是CPU的最小时间单位（如1个T周期）；机器周期（CPU周期）是完成一个基本操作（如取指）所需的时间，通常包含若干时钟周期（如5个时钟周期=1个机器周期）；指令周期是执行一条指令的总时间，通常包含取指、译码、执行等多个机器周期。因此三者关系为：指令周期＞机器周期＞时钟周期，B正确。A错误，时钟周期是最小单位，不可能大于机器周期；C、D错误，机器周期由时钟周期组成，必然大于时钟周期，且指令周期包含多个机器周期，必然大于机器周期。80.关于系统总线的描述，错误的是？

A.地址总线是单向传输，仅传输地址信息

B.数据总线是双向传输，用于传输数据

C.控制总线是单向传输，仅传输控制信号

D.系统总线包括地址、数据和控制总线【答案】：C

解析：本题考察总线系统的分类知识点。系统总线分为地址总线（单向）、数据总线（双向）和控制总线（双向为主，如CPU发出读/写信号，外设回送忙/就绪信号）。选项C错误认为控制总线仅单向，忽略了双向控制信号的存在，因此正确答案为C。81.在计算机的存储层次结构中，速度最快的存储器件是？

A.寄存器

B.高速缓存（Cache）

C.主存储器

D.硬盘存储器【答案】：A

解析：本题考察存储器层次结构的速度特性。寄存器位于CPU内部，直接与运算器和控制器交换数据，无需外部访问，因此速度最快；Cache是CPU与主存间的高速缓冲，速度次之；主存（内存）速度低于Cache；硬盘属于外存，速度最慢。故正确答案为A。82.在中断响应过程中，CPU首先执行的操作是？

A.读取中断向量表获取中断服务程序入口地址

B.保存当前程序断点（PC值）

C.关中断，防止新的中断干扰

D.识别中断源并判断中断优先级【答案】：C

解析：本题考察中断响应流程。中断响应的核心步骤为：首先关中断（防止响应过程中被其他中断打断），然后保存当前程序断点（PC入栈），接着识别中断源并判断优先级，最后读取中断向量表获取服务程序入口地址。A、B、D均为后续步骤，C是最先执行的操作。83.在计算机中，采用补码表示负数的主要目的是？

A.简化减法运算

B.扩大数的表示范围

C.提高运算速度

D.便于与正数区分【答案】：A

解析：本题考察补码的运算优势。补码的核心作用是将减法运算转化为加法运算（即a-b=a+(-b)补），从而简化硬件实现（仅需加法器）。B错误，8位补码与原码表示范围相同（-128~127）；C错误，提高速度是结果而非目的；D错误，区分正负不是补码的主要设计目标。84.CPU的基本功能不包括以下哪项？

A.执行指令序列

B.存储程序和数据

C.进行算术逻辑运算

D.控制计算机各部件协调工作【答案】：B

解析：本题考察CPU的核心功能知识点。CPU（中央处理器）的主要功能包括执行指令序列（A正确）、进行算术逻辑运算（C正确）以及控制计算机各部件协调工作（D正确）；而存储程序和数据是存储器（如内存、硬盘）的功能，CPU本身不具备长期存储能力，因此B选项错误。85.运算器中用于暂存操作数和中间结果，并能与ALU直接交换数据的部件是？

A.累加器

B.通用寄存器

C.暂存器

D.指令寄存器【答案】：B

解析：本题考察运算器的组成部件功能。正确答案为B。通用寄存器是运算器的核心组成部分，可用于暂存操作数、中间结果及运算结果，能直接参与ALU的运算，并且支持多操作数的并行处理。A选项累加器是通用寄存器的一种，但通常特指用于算术运算的单个寄存器，题目强调“暂存操作数和中间结果”，通用寄存器的范围更广泛；C选项暂存器仅用于临时存放数据，不直接参与ALU运算；D选项指令寄存器（IR）用于存放当前执行的指令，不参与数据暂存。因此A、C、D均不符合题意。86.指令周期、机器周期和时钟周期的关系是（）

A.指令周期=机器周期=时钟周期

B.指令周期>机器周期>时钟周期

C.指令周期<机器周期<时钟周期

D.三者无固定关系【答案】：B

解析：本题考察指令执行时间的层次关系。时钟周期是CPU最基本的时间单位；机器周期是完成一个基本操作（如取指、执行）的时间，通常包含若干时钟周期；指令周期是执行一条指令的时间，由若干机器周期组成（如取指周期、执行周期等）。因此三者关系为：指令周期>机器周期>时钟周期，正确答案为B。87.Cache的主要作用是？

A.解决CPU与主存之间速度不匹配问题

B.提高CPU访问外存的速度

C.扩大主存储器的容量

D.降低存储器的成本【答案】：A

解析：本题考察Cache的基本概念。Cache是高速缓冲存储器，主要作用是解决CPU访问主存时速度不匹配的问题（CPU速度远快于主存，Cache作为主存的快速缓冲）。选项B错误，因为Cache仅针对主存（内存），不涉及外存（如硬盘）；选项C错误，Cache容量远小于主存，不能扩大主存容量；选项D错误，Cache成本较高，目的不是降低存储器成本。88.程序计数器（PC）的主要功能是？

A.存放当前正在执行的指令

B.存放下一条要执行的指令地址

C.存放运算结果的状态信息

D.存放指令执行后的状态标志【答案】：B

解析：程序计数器（PC）用于存储下一条待执行指令的内存地址，确保CPU按序执行指令。选项A中当前执行指令由指令寄存器（IR）存放；选项C和D是状态寄存器（如PSW）的功能，用于记录运算结果的状态（如进位、零标志等）。89.指令中的地址码直接指出操作数的有效地址，这种寻址方式称为（）。

A.直接寻址

B.间接寻址

C.立即寻址

D.寄存器寻址【答案】：A

解析：直接寻址的特点是指令地址码字段的值即为操作数的有效地址（EA=地址码），操作数直接存放在主存中。选项B间接寻址的有效地址需通过地址码指向的地址单元获取；选项C立即寻址的地址码字段本身就是操作数；选项D寄存器寻址的操作数存放在CPU寄存器中。90.算术逻辑单元（ALU）的核心功能是？

A.执行算术运算和逻辑运算

B.存储当前执行的程序和数据

C.控制计算机各部件协同工作

D.负责与外部设备的数据传输【答案】：A

解析：本题考察运算器中ALU的功能。正确答案为A，算术逻辑单元（ALU）是运算器的核心，专门负责完成算术运算（如加减乘除）和逻辑运算（如与或非、比较）。B错误，存储程序和数据是存储器的功能；C错误，控制各部件协调工作是控制器的职责；D错误，I/O接口负责与外部设备的数据传输，与ALU无关。91.Cache（高速缓冲存储器）的主要作用是？

A.解决CPU与内存之间的速度不匹配问题

B.扩大计算机的物理内存容量

C.降低内存的功耗和发热

D.提高CPU运算结果的精度【答案】：A

解析：本题考察Cache的作用知识点。Cache的核心作用是通过在CPU和内存之间建立高速数据缓冲区，减少CPU访问内存的时间，从而解决CPU运算速度远快于内存读写速度的矛盾（A正确）。Cache不能扩大内存容量（内存容量由内存芯片决定，B错误），与降低内存功耗或提高运算精度无关（C、D错误）。92.Cache（高速缓冲存储器）的主要作用是（）？

A.提高CPU访问主存的速度

B.扩大主存的存储容量

C.提高主存的存储利用率

D.降低主存的访问成本【答案】：A

解析：本题考察存储器层次结构中Cache的作用知识点。Cache是介于CPU与主存之间的高速小容量存储器，其核心作用是解决CPU与主存速度不匹配问题：利用CPU访问局部性原理（时间局部性和空间局部性），将频繁访问的数据提前存入Cache，使CPU无需频繁访问慢速主存。B选项扩大容量是辅存（如硬盘）的作用；C选项存储利用率通常指主存或辅存的空间使用效率，与Cache无关；D选项降低访问成本不是Cache的目标，Cache主要通过速度提升而非成本降低发挥作用。93.在指令寻址方式中，操作数直接包含在指令中的寻址方式是？

A.立即寻址

B.直接寻址

C.间接寻址

D.寄存器寻址【答案】：A

解析：本题考察指令寻址方式的区别。立即寻址的操作数直接嵌入在指令的地址字段中，指令执行时可直接取出操作数（无需访问内存）；直接寻址的操作数在主存单元中，指令仅给出操作数的主存地址；间接寻址的操作数地址需通过主存单元间接获取；寄存器寻址的操作数位于CPU内部寄存器中，指令仅指定寄存器编号。因此正确答案为A。94.运算器的主要功能是？

A.执行算术逻辑运算

B.控制指令执行顺序

C.存储程序和数据

D.管理总线通信【答案】：A

解析：运算器（算术逻辑单元ALU）的核心功能是执行算术运算（加减乘除）和逻辑运算（与或非等）。B是控制器的功能；C是存储器的功能；D属于总线控制器或I/O接口的功能。95.在计算机中，采用补码表示有符号数，-1的8位补码是______。

A.11111111

B.10000000

C.01111111

D.10000001【答案】：A

解析：本题考察补码表示法的知识点。8位补码中，负数的补码计算规则为“绝对值的原码按位取反加1”。-1的绝对值原码是00000001，按位取反得到11111110，加1后结果为11111111，因此-1的8位补码是11111111。选项B“10000000”是8位补码的-128（因补码中-128无原码表示）；选项C“01111111”是正数，为127；选项D“10000001”是错误的补码计算结果。故正确答案为A。96.指令中用来指明操作数地址的部分称为？

A.操作码

B.地址码

C.操作数

D.指令周期【答案】：B

解析：指令由操作码和地址码组成，操作码（A）指明要执行的操作类型，地址码（B）指明操作数的地址或操作结果的地址。C错误，操作数是地址码指向的具体数据；D错误，指令周期是执行一条指令的时间，属于时间概念而非指令组成部分。97.在中断响应过程中，CPU首先执行的操作是（）

A.保护断点

B.执行中断服务程序

C.开中断

D.关中断【答案】：A

解析：本题考察中断响应流程。中断响应过程通常包括：关中断（防止同级或低级中断干扰）→保护断点（保存当前程序执行位置）→识别中断源（确定中断类型）→开中断（允许更高优先级中断）→执行中断服务程序。因此“保护断点”是CPU响应中断后首先执行的操作，选项B是后续步骤，选项C、D是响应前的准备操作，故正确答案为A。98.在计算机中，负数通常采用哪种编码表示以简化运算并解决正负零问题？

A.原码

B.反码

C.补码

D.移码【答案】：C

解析：本题考察数据编码中的补码概念。补码通过将减法转化为加法（X-Y补=X补+(-Y)补）简化运算，且唯一表示“-0”，解决了原码和反码的正负零问题。原码直接反映数值正负，存在+0和-0两种表示；反码对负数符号位不变、数值位取反，同样存在正负零歧义；移码主要用于浮点数阶码表示。正确答案为C。99.在计算机中，关于补码表示的正确描述是？

A.补码的符号位不参与数值运算

B.补码的数值范围比原码表示范围更大

C.补码是对原码的数值位取反加1得到的

D.补码仅用于表示负数【答案】：B

解析：本题考察补码的基本概念。A选项错误，补码的符号位在加减运算中需要参与运算（如补码加法中符号位进位会被处理）；B选项正确，n位补码可表示范围为-2^(n-1)到2^(n-1)-1，而原码仅表示-2^(n-1)+1到2^(n-1)-1（零有两种表示），补码范围更大；C选项错误，补码对正数等于原码，仅对负数（符号位为1）的数值位取反加1；D选项错误，补码可表示正数和负数（正数符号位为0）。100.程序计数器（PC）的主要作用是？

A.存储当前正在执行的指令

B.存放下一条要执行的指令的地址

C.保存运算结果

D.存放中断服务程序的入口地址【答案】：B

解析：程序计数器（PC）用于指示CPU下一条指令的内存地址，故B正确。A是指令寄存器（IR）的功能；C由累加器（AC）或通用寄存器完成；D是中断向量表的功能，非PC的主要作用。101.Cache（高速缓冲存储器）的核心作用是？

A.提高CPU运算速度

B.扩大主存储器的容量

C.缓解CPU与主存的速度差异

D.降低主存的访问延迟【答案】：C

解析：本题考察存储器层次结构中Cache的功能。Cache通过存储CPU近期高频访问的数据/指令，利用其高速特性缓解CPU与主存之间的速度差异，减少主存访问次数。选项A错误（CPU运算速度由CPU架构决定）；选项B错误（Cache不改变主存容量）；选项D错误（主存访问延迟由主存物理特性决定，Cache仅降低访问概率而非延迟本身）。正确答案为C。102.按传输信息类型划分，计算机总线分为哪几类？

A.地址总线、数据总线、控制总线

B.内部总线、系统总线、外部总线

C.同步总线、异步总线、半同步总线

D.单总线、双总线、多总线【答案】：A

解析：本题考察总线分类知识点。按传输信息类型，总线分为地址总线（传输地址信息）、数据总线（传输数据信息）、控制总线（传输控制信号）。B选项是按总线层次划分，C是按定时方式划分，D是按拓扑结构划分，均不符合题意。103.DRAM（动态随机存取存储器）和SRAM（静态随机存取存储器）属于以下哪种存储器？

A.随机存取存储器（RAM）

B.只读存储器（ROM）

C.高速缓冲存储器（Cache）

D.辅助存储器（如硬盘）【答案】：A

解析：本题考察存储器分类。DRAM和SRAM均属于随机存取存储器（RAM），特点是可随时对任意存储单元进行读写操作。选项B只读存储器（ROM）仅能读出数据，无法随意写入；选项C高速缓冲存储器（Cache）是基于局部性原理的高速存储器，通常采用SRAM实现，但不属于DRAM/SRAM的类别；选项D辅助存储器（如硬盘）属于外存储器，与RAM物理介质和访问方式不同。因此正确答案为A。104.下列关于指令周期、CPU周期和时钟周期的关系描述中，正确的是（）

A.指令周期=CPU周期

B.CPU周期=时钟周期

C.指令周期由若干个CPU周期组成

D.时钟周期=指令周期【答案】：C

解析：本题考察时间周期概念。时钟周期（T周期）是CPU最小时间单位；CPU周期（机器周期）是完成基本操作的时间，包含多个时钟周期；指令周期是执行一条指令的总时间，由若干CPU周期组成。A选项错误（指令周期包含多个CPU周期）；B选项错误（CPU周期包含多个时钟周期）；D选项错误（指令周期远大于时钟周期）。因此正确答案为C。105.以下哪种总线属于按传输信息类型划分的总线？

A.地址总线

B.内部总线

C.系统总线

D.局部总线【答案】：A

解析：本题考察总线分类。按传输信息类型，总线分为地址总线（传输地址）、数据总线（传输数据）、控制总线（传输控制信号），因此选项A正确。选项B（内部总线）、C（系统总线）、D（局部总线）均是按总线位置/结构划分的，不属于信息类型分类。106.指令周期的组成阶段不包括以下哪项（）。

A.取指周期

B.间址周期

C.执行周期

D.运算周期【答案】：D

解析：指令周期是CPU执行一条指令所需的全部时间，通常包含取指周期（从内存取指令）、间址周期（若需间接寻址）、执行周期（执行指令核心操作）和中断周期（中断响应处理）。运算周期属于执行周期的子阶段（如算术运算、逻辑运算的具体时间），并非独立的指令周期阶段。A、B、C均为指令周期的独立组成部分，D选项不属于指令周期的阶段划分。因此正确答案为D。107.中断响应过程中，CPU会自动保存的关键寄存器是？

A.程序计数器（PC）的值

B.指令寄存器（IR）的值

C.累加器（AC）的值

D.状态寄存器（PSW）的值【答案】：A

解析：本题考察中断响应机制。中断响应时，CPU必须自动保存程序计数器（PC）的值，以确保中断处理完成后能正确返回原程序执行位置。选项B“指令寄存器（IR）”仅存放当前执行的指令，无需保存；选项C“累加器（AC）”是运算器临时寄存器，中断响应不强制保存；选项D“状态寄存器（PSW）”通常由中断服务程序自行处理状态，非中断响应时的自动保存项。因此正确答案为A。108.同步总线与异步总线相比，其数据传输的主要特点是？

A.采用公共时钟信号同步各部件操作

B.依赖握手信号完成数据传输

C.必须使用专用控制总线

D.仅适用于低速设备间通信【答案】：A

解析：本题考察总线分类知识点。同步总线通过公共时钟信号同步各部件操作，数据传输速度快、控制简单；异步总线无公共时钟，通过握手信号（应答）完成传输，B错误；同步/异步总线均可使用或不使用专用控制总线，C错误；同步总线适用于高速设备，D错误。因此正确答案为A。109.在微程序控制器中，微指令的存储和执行机制是（）

A.存放在控制存储器中，逐条取出执行

B.存放在指令寄存器中，由译码器控制执行

C.存放在主存储器中，通过总线传输执行

D.由组合逻辑电路直接生成控制信号执行【答案】：A

解析：本题考察微程序控制器的核心机制。微程序控制器中，微指令存放在控制存储器（ROM）中，通过程序计数器（微PC）逐条取出并执行相应微操作；B选项指令寄存器存放的是指令而非微指令；C选项主存储器存储的是程序和数据，非微指令；D选项组合逻辑电路是组合逻辑控制器的核心。因此选A。110.在中断响应阶段，CPU执行的第一个操作是？

A.识别中断源

B.保护断点

C.关中断

D.保存现场【答案】：C

解析：本题考察中断响应流程知识点。中断响应流程为：首先关中断（防止响应过程中被新中断打断），然后保存断点（将当前PC值压入堆栈），接着识别中断源（确定中断类型并获取中断向量），最后保护现场（保存通用寄存器等内容）。关中断是响应过程的第一个操作，A、B、D均在关中断之后执行。111.计算机运算器的主要功能是进行（）？

A.算术运算和逻辑运算

B.存储数据和程序

C.控制指令执行

D.解释高级语言指令【答案】：A

解析：本题考察运算器的功能知识点。运算器是CPU的核心部件之一，主要负责对数据进行算术运算（如加减乘除）和逻辑运算（如与或非）；选项B是存储器的功能（存储程序和数据）；选项C是控制器的功能（协调指令执行）；选项D是编译程序或解释程序的功能，非运算器功能。正确答案为A。112.计算机存储系统中，Cache、主存、辅存构成三级存储体系，其速度由快到慢的顺序是______。

A.主存>Cache>辅存

B.辅存>主存>Cache

C.主存>辅存>Cache

D.Cache>主存>辅存【答案】：D

解析：本题考察计算机存储层次结构的速度特性知识点。三级存储体系中，Cache（高速缓冲存储器）速度最快（与CPU速度接近），主存（内存）次之，辅存（如硬盘）速度最慢（通常以毫秒级访问时间衡量）。选项A顺序颠倒（主存速度慢于Cache）；选项B和C将辅存速度置于主存之前，均错误。故正确答案为D。113.当CPU响应中断时，首先执行的关键操作是？

A.识别中断源并获取中断服务程序入口

B.保存当前程序断点（PC值）

C.关中断以防止新的中断干扰

D.执行中断服务程序【答案】：B

解析：中断响应流程为：关中断→保存断点（PC值）→识别中断源→执行服务程序。“保存断点”是响应中断后首先执行的关键操作，故B正确。A是保存断点后的步骤；C“关中断”通常在响应前已完成；D是中断服务程序，在获取入口后执行。114.Cache的主要作用是？

A.扩大主存容量

B.提高CPU访问主存的速度

C.增加存储器的可靠性

D.降低存储器的成本【答案】：B

解析：本题考察Cache的功能知识点。Cache（高速缓冲存储器）位于CPU和主存之间，利用速度接近CPU的小容量高速存储器，临时存储CPU频繁访问的数据，从而提高CPU访问主存的速度。A选项错误（扩大容量是主存+辅存的作用），C选项错误（可靠性由纠错码等技术保障），D选项错误（Cache成本高于主存）。115.在计算机存储器层次结构中，速度最快、容量最小的是（）

A.辅存

B.主存

C.寄存器

D.Cache【答