CN119418745A 用于读逻辑门使能信号的训练方法、电子设备及介质 （芯耀辉科技有限公司）

本申请涉及存储器技术领域并提供一种用较首个数据选取脉冲信号所对应的差分信号对分信号对的第一相信号的边沿来计算第一延迟应的差分信号对的第一相信号的边沿来计算第2接收用于第一存储器的数据读取的第一数据选取脉冲信号序列，号对的采样是基于该差分信号对所包括的第一相信号的上升沿和第二相当所述第一数据选取脉冲信号序列中的首个数据选取脉冲信号所对应的差分信号对当所述第一数据选取脉冲信号序列中的首个数据选取脉冲信号所对应的差分信号对对于所述首个数据选取脉冲信号的第二数据选取脉冲信号所对应的差分信号对的第一相号所对应的差分信号对的第一相信号的上升沿与所述待训练读逻辑门使能信号的上升沿当所述第一数据选取脉冲信号序列中的首个数据选取脉冲信号所对应的差分信号对一数据选取脉冲信号序列中的相对于所述第二数据选取脉冲信号的第三数据选取脉冲信号所对应的差分信号对的第一相信号的占空比是否高于或者等于所述预设阈值，如果是，则基于所述第三数据选取脉冲信号所对应的差分信号对的第一相信号的上升沿与所述待一数据选取脉冲信号序列中是紧邻在所述首个数据选取脉一数据选取脉冲信号序列中是紧邻在所述第二数据选取脉升沿的延迟直到所述待训练读逻辑门使能信号的上升沿采样到所述首个数据选取脉冲信定的所述第一延迟值中减去与所述第一存储器发出的预加重跳变信训练读逻辑门使能信号的上升沿的延迟直到所述待训练读逻辑门使能信号的上升沿采样3定的所述第二延迟值中减去与所述第一存储器发出的预加重跳变信述待训练读逻辑门使能信号的上升沿的延迟直到所述待训练读逻辑门使能信号的上升沿令，当所述计算机指令在计算机设备上运行时使得所述计算机设备执行根据权利要求1至4[0001]本申请涉及存储器技术领域，尤其涉及一种用于读逻辑门使能信号的训练方法、方式发送。为了确保接收到完整的突发方式发送的数据，接口电路的物理层需要利用数据选取脉冲信号来训练读逻辑门使能信号，从而匹配数据选取脉冲信号的从低电平到高电平数据脉冲信号和数据选取脉冲信号到达物理层的时间是难以预知的，而且受到电器特性的影响，以突发方式发送的数据选取脉冲信号的波形也可能不理想，这样导致在训练读逻辑门使能信号时可能在判断边沿时存在误差，因此可能导致训练效果不佳，数据读取存在偏差以及数据丢失等问题。所述第一数据选取脉冲信号序列中的首个数据选取脉冲信号所对应的差分信号对的第一选取脉冲信号序列中的首个数据选取脉冲信号所对应的差分信号对的第一相信号的占空取脉冲信号的第二数据选取脉冲信号所对应的差分信号对的第一相信号的占空比是否高5一数据选取脉冲信号序列中的首个数据选取脉冲信号所对应的差分信号对的第一相信号冲信号序列中的相对于所述第二数据选取脉冲信号的第三数据选取脉冲信号所对应的差三数据选取脉冲信号所对应的差分信号对的第一相信号的上升沿与所述待训练读逻辑门述第一数据选取脉冲信号序列中是紧邻在所述首个数据选取脉冲信号述第一数据选取脉冲信号序列中是紧邻在所述第二数据选取脉冲信号的上升沿的延迟直到所述待训练读逻辑门使能信号的上升沿采样到所述首个数据选取脉述待训练读逻辑门使能信号的上升沿的延迟直到所述待训练读逻辑门使能信号的上升沿6加所述待训练读逻辑门使能信号的上升沿的延迟直到所述待训练读逻辑门使能信号的上倍速率的存储技术规范或者低功率第五代双倍速率的存储技术规范的动态随机存取存储述计算机程序时实现根据上述任一方面的任一种实现机设备执行根据上述任一方面的任一种实现[0024]图1为本申请实施例提供的一种用于读逻辑门使能信号的训练方法的流程示意7[0027]图1为本申请实施例提供的一种用于读逻辑门使能信号的训练方法的流程示意每一个差分信号对的采样是基于该差分信号对所包括的第一相信号的上升沿和第二相信冲信号所对应的差分信号对的第一相信号的上升沿与待训练读逻辑门使能信号的上升沿号序列中的相对于所述首个数据选取脉冲信号的第二数据选取脉冲信号所对应的差分信据选取脉冲信号所对应的差分信号对的第一相信号的上升沿与所述待训练读逻辑门使能能、云计算、汽车驾驶、工业控制等应用领域，在这些应用领域中采用第五代双倍速率面需要训练读逻辑门使能信号。例如，与采用了LPDDR5标准的动态随机存取存储器接收到完整的突发方式发送的数据，接口电路的物理层需要利用数据选取脉冲信号读逻辑门使能信号，从而匹配数据选取脉冲信号的从低电平到高电平的跳变。因为受到各种可能的路径延迟的影响，从物理层发出读取命令之后，数据脉冲信号和数据选取脉冲信号到达物理层的时间是难以预知的，而且受到电器特性的影响，以突发方式发送的数据选取脉冲信号的波形也可能不理想，为此，需要确保在训练读逻辑门使能信号时能够准确可后应能较好地采样到从0到1的跳变。以方波脉冲为例，理想情况下方波脉冲的占空比是能受到电容等元件的影响，可能导致脉冲信号的占空比距离理想情况有偏差，也即可能造8信号对中的每一个差分信号对的采样是基于该差分信号对所包括的第一相信号的上升沿第一相信号和第二相信号各自的占空比可能是不理想的，也即与理想的50%的占空比有一首个数据选取脉冲信号所对应的差分信号对的第一相信号的上升沿与待训练读逻辑门使数据选取脉冲信号序列中的相对于所述首个数据选取脉冲信号的第二数据选取脉冲信号基于所述第二数据选取脉冲信号所对应的差分信号对的第一相信号的上升沿与所述待训取脉冲信号序列中的首个数据选取脉冲信号所对应的差分信号对的第一相信号的占空比，通过比较首个数据选取脉冲信号所对应的差分信号对的第一相信号的占空比与预设阈值，选取脉冲信号所对应的差分信号对的第一相信号的占空比是高于或者等于预设阈值，或9继续使用首个数据选取脉冲信号所对应的差分信号对的第一相信号的边沿来作为判断依[0035]继续参考图1，通过比较首个数据选取脉冲信号所对应的差分信号对的第一相信做出相应调整，从而计算第二延迟值以及使用第二延迟值来训练待训练读逻辑门使能信择基于首个数据选取脉冲信号所对应的差分信号对的第一相信号的边沿来计算第一延迟与所述待训练读逻辑门使能信号的上升沿之间的差异。这样计算训练出来的第二延迟值，时训练出来的延迟值作为第二数据选取脉冲信号所对应的差分信号对的第一相信号的上号对的第一相信号的边沿和第二相信号的边沿来计算延迟值，需要考虑走线和偏移的影二数据选取脉冲信号所对应的差分信号对的第一相信号的边沿来计算第二延迟值。如此，数据选取脉冲信号所对应的差分信号对的第一相信号与第二数据选取脉冲信号所对应的脉冲信号所对应的差分信号对的第一相信号的占空比与预设阈值，根据比较结果，选择基于首个数据选取脉冲信号所对应的差分信号对的第一相信号的边沿来计算第一延迟值，或者，选择基于第二数据选取脉冲信号所对应的差分信号对的第一相信号的边沿来计算第二使能信号的上升沿，当待训练读逻辑门使能信号的上升沿采样到对应的数据选取脉冲信号（首个数据选取脉冲信号或者第二数据选取脉冲信号）所对应的差分信号对的第一相信号示的用于读逻辑门使能信号的训练方法，也可以被理解为包括，基于待训练读逻辑门使能逻辑门使能信号的下降沿，当待训练读逻辑门使能信号的下降沿采样到对应的数据选取脉分信号对中的每一个差分信号对的采样是基于该差分信号对所包括的第一相信号的上升特性还有芯片制造工艺偏差和芯片工作条件带来个数据选取脉冲信号所对应的差分信号对的第一相信号的边沿来计算第一延迟值，或者，选择基于第二数据选取脉冲信号所对应的差分信号对的第一相信号的边沿来计算第二延一存储器201与接口电路203连接。第一数据选取脉冲信号序列由所述第一存储器201响应据选取脉冲信号序列中的首个数据选取脉冲信号所对应的差分信号对的第一相信号的占信号序列中的首个数据选取脉冲信号所对应的差分信号对的第一相信号的占空比低于所号的第二数据选取脉冲信号所对应的差分信号对的第一相信号的占空比是否高于或者等相信号的上升沿与所述待训练读逻辑门使能信号的上升沿之间的差异，计算第二延迟值，选取脉冲信号序列中的首个数据选取脉冲信号所对应的差分信号对的第一相信号的占空序列中的相对于所述第二数据选取脉冲信号的第三数据选取脉冲信号所对应的差分信号选取脉冲信号所对应的差分信号对的第一相信号的上升沿与所述待训练读逻辑门使能信这意味着第二数据选取脉冲信号所对应的差分信号对的第一相信号的占空比也是不符合做出相应调整，从而计算第三延迟值以及使用第三延迟值来训练待训练读逻辑门使能信所述待训练读逻辑门使能信号的上升沿采样到所述首个数据选取脉冲信号所对应的差分来计算延迟值，需要考虑走线和偏移的影响。图1所示的用于读逻辑门使能信号的训练方上升沿的延迟直到所述待训练读逻辑门使能信号的上升沿采样到所述第二数据选取脉冲第二数据选取脉冲信号所对应的差分信号对的第一相信号的占空比是高于或者等于所述首个数据选取脉冲信号所对应的差分信号对的第一相信号的占空比表现不佳所造成的不样到第二数据选取脉冲信号所对应的差分信号对的第一相信号的上升沿，例如采样到从0到1的电平跳变时，这样可以将此时训练出来的延迟值作为第二数据选取脉冲信号所对应述第二数据选取脉冲信号所对应的差分信号对的第一相信号的上升沿与所述待训练读逻列相关联的时钟周期的二分之三，作为所述待训练读逻辑门使能信号的上升沿的第三位辑门使能信号的上升沿的延迟直到所述待训练读逻辑门使能信号的上升沿采样到所述第出相应调整，从而计算第三延迟值以及使用第三延迟值来训练待训练基于第二数据选取脉冲信号所对应的差分信号对的第一相信号的边沿来计算第二延迟值，[0051]在一种可能的实施方式中，所述第一数据选取脉冲信号序列是以突发方式发首个数据选取脉冲信号所对应的差分信号对的第一相信号的边沿来计算第一延迟值，或择基于第二数据选取脉冲信号所对应的差分信号对的第一相信号的边沿来计算第二延迟择基于首个数据选取脉冲信号所对应的差分信号对的第一相信号的边沿来计算第一延迟据选取脉冲信号序列中的首个数据选取脉冲信号所对应的差分信号对的第一相信号的占信号序列中的首个数据选取脉冲信号所对应的差分信号对的第一相信号的占空比低于所号的第二数据选取脉冲信号所对应的差分信号对的第一相信号的占空比是否高于或者等相信号的下降沿与所述待训练读逻辑门使能信号的下降沿之间的差异，计算第二延迟值，序列中的首个数据选取脉冲信号所对应的差分信号对的第一相信号的占空比低于所述预于所述第二数据选取脉冲信号的第三数据选取脉冲信号所对应的差分信号对的第一相信所对应的差分信号对的第二相信号的下降沿与所述待训练读逻辑门使能信号的下降沿之所述待训练读逻辑门使能信号的下降沿采样到所述首个数据选取脉冲信号所对应的差分使能信号的下降沿的延迟直到所述待训练读逻辑门使能信号的下降沿采样到所述第二数列相关联的时钟周期的二分之三，作为所述待训练读逻辑门使能信号的下降沿的第三位辑门使能信号的下降沿的延迟直到所述待训练读逻辑门使能信号的下降沿采样到所述第差分信号对的采样是基于该差分信号对所包括的第一相信号的上升沿和第二相信号的下讯功能等，以及处理器310具体可用于为了实现这些装置、部件的功能所必须的处理功能[0064]处理器310可以有多种具体实现形式，例如处理器310可以包括中央处理器络处理器（neural_networkprocessingunit，NPU）、张量处理器（tensorprocessi件芯片的组合。上述硬件芯片可以是专用集成电路（application_specificintegrated无线接口，用于与其他模块或设备进行通信，有线接口可以是以太接口、局域互联网络接口等。可以是易失性存储器，易失性存储器可以是随机存取存储器（randomaccessmemory，随机存取存储器（synchronousDRAM，SDRAM）、双倍数据速率同步动态随机存取存储器（doubledatarateSDRAM，DDRSDRAM）以便于处理器310调用存储器330中存储的程序代码执行上述方法实施例中的部分或者全[0066]总线340可以是快捷外围部件互连标准（peripheralcomponentinterconnect上述方法实施例中的具体实现步骤和/或上