华东师范大学《数字逻辑电路》2022-2023学年第一学期期末试卷

华东师范大学《数字逻辑电路》2022-2023学年第一学期期末试卷院（系）：__________班级：__________学号：__________姓名：__________考试时间：120分钟满分：100分阅卷人：__________得分：__________注意事项：1.答题前请填写个人信息，字迹清晰、工整；2.所有答案写在答题纸上，写在试卷上无效；3.考试结束后，将试卷和答题纸一并交回。一、单项选择题（本大题共10小题，每小题2分，共20分）在每小题列出的四个选项中，只有一项是符合题目要求的，请将正确选项的序号填在答题纸相应位置。下列逻辑部件中，不属于组合逻辑部件的是（）

A.译码器B.编码器C.全加器D.寄存器

逻辑表达式A+BC化简后的最简形式是（）

A.A＋CB.(A＋B)(A＋C)C.A+B+ABCD.B＋C

能得出X＝Y的条件是（）

A.X＋Z＝Y＋ZB.XZ=YZC.X＋Z＝Y＋Z且XZ=YZD.以上都不能

为将D触发器转换为T触发器，所需辅助逻辑门应为（）

A.同或门B.异或门C.与非门D.或非门

要检测三个信号A1、A2、A3中是否含有奇数个高电平，应选用的逻辑函数是（）

A.A1A2A3B.A1+A2+A3C.A1⊕A2⊕A3D.A1＋A2A3

关于TTL门电路和CMOS门电路输入端的说法，正确的是（）

A.两者输入端都可以悬空

B.两者输入端都不可以悬空

C.TTL门电路输入端可以悬空，CMOS门电路输入端不可以悬空

D.TTL门电路输入端悬空时相当于接低电平，CMOS门电路输入端悬空时相当于接高电平

除JK触发器外，可实现翻转功能的触发器是（）

A.D触发器B.T触发器C.SR触发器D.SR锁存器

时序逻辑电路的基本逻辑单元是（）

A.计数器B.门电路C.寄存器D.触发器

为了用数字电路处理模拟信号，需将模拟信号通过（）转换为对应数字信号

A.A/D转换器B.D/A转换器C.A/D或D/A转换器D.以上都不行触发器和时序电路中，时钟脉冲通常由（）产生，其可由555定时器构成

A.多谐振荡器B.施密特触发器C.单稳态触发器D.边缘触发器

二、填空题（本大题共10空，每空2分，共20分）请将答案填在答题纸相应位置，不填或错填均不得分。十进制数（34.5）₁₀对应的8421BCD码为__________，二进制数为__________，十六进制数为__________。逻辑函数Y的对偶式记为__________。在数字系统中，要实现线与功能可选用__________门；要实现总线构造可选用__________门。化简逻辑函数F（A,B,C,D）=∑m(3，5，6，7，10)＋d（0，1，2，4，8），可得最简与或式为__________。已知某左移寄存器现态为011001，若空位补0，则次态为__________。二进制数（－10110）₂的反码为__________，补码为__________。三、简答题（本大题共1小题，共5分）用卡诺图化简逻辑函数Y=F(A,B,C)=AB'C'+A'B'+C，要求得到最简与或式，写出化简过程。四、分析题（本大题共3小题，共30分）（10分）分析下图所示逻辑电路，写出Y₁、Y₂的逻辑函数式，列出真值表，并指出该电路实现的逻辑功能（注：电路逻辑门为常用TTL门，输入变量为A、B、C）。（8分）已知两个JK触发器的初始状态均为Q=0，时钟脉冲CP、输入信号J、K的波形如图所示（CP为上升沿触发），试画出两个触发器Q端的电压波形。（12分）某时序逻辑电路由两个JK触发器构成，电路状态S=Q₁Q₀，起始状态为Q₁Q₀=00，输入信号为X。要求：（1）写出电路的输出方程、驱动方程及状态方程；（2）列出状态转换表；（3）画出完整的状态转换图；（4）说明该电路的逻辑功能。五、设计题（本大题共2小题，共25分）（8分）已知四位同步二进制计数器74LS161的引脚图和功能表（略），其中QA为最低位、QD为最高位。请基于74LS161，采用反馈清零法设计一个模数为7的计数器，要求画出逻辑电路图，并简要说明设计思路。（17分）设计一个用三个开关控制一盏电灯的逻辑电路，要求改变任何一个开关的状态，都能控制电灯由亮变灭或由灭变亮。试用以下两种中规模组件分别实现该逻辑电路功能，可辅以合适的门电路：（1）用四选一数据选择器74LS153实现；（2）用三－八译码器74LS138实现。要求写出逻辑抽象过程、列出真值表、推导逻辑函数表达式，并画出相应的逻辑电路图。参考答案及评分标准（附页）一、单项选择题（每小题2分，共20分）1.D2.B3.C4.B5.C6.C7.B8.D9.A10.A二、填空题（每空2分，共20分）1.00110100.0101；100010.1；22.82.Y’3.OC/OD；传输4.F＝A’＋B’D’5.1100106.101001；101010三、简答题（5分）1.画出3变量卡诺图（2分），填入逻辑函数对应最小项及无关项：卡诺图方格（行：A，列：BC）：A=0时，BC=00、01、11、10均为1；A=1时，BC=00、01为1，BC=11、10为1（1分）。2.合并相邻最小项，消去冗余变量，得到最简与或式：F=B'+C（2分）。四、分析题（共30分）（10分）

-逻辑函数式（3分）：Y₁=AB+AC+BC，Y₂=A⊕B⊕C；

-真值表（4分）：列出A、B、C所有8种组合及对应Y₁、Y₂值；

-逻辑功能（3分）：Y₁为三变量多数表决器（多数输入为1时Y₁=1），Y₂为三变量奇校验器（输入奇数个1时Y₂=1）。

（8分）

-明确JK触发器特性方程：Q*=JQ'+K'Q（2分）；

-按CP上升沿触发规则，逐次判断每个CP脉冲到来时Q的状态（4分）；

-画出正确的Q端波形，标注清晰（2分）。

（12分）

-驱动方程、状态方程、输出方程（3分）：驱动方程J₀＝XQ₁’，K₀=1；J₁=XQ₀，K₁=X’；状态方程Q₀*=XQ₁’Q₀’，Q₁*=XQ₀Q₁’+X’Q₁；输出方程Y=XQ₁Q₀；

-状态转换表（4分）：列出X、Q₁、Q₀所有组合及对应J₀、K₀、J₁、K₁、Q₁*、Q₀*、Y值；

-状态转换图（3分）：标注所有状态及转换条件、输出；

-逻辑功能（2分）：该电路为三输入“1”检测电路，当持续输入三个或三个以上“1”时输出为1，其他情况下输出为0。

五、设计题（共25分）（8分）

-设计思路（4分）：74LS161为同步4位二进制计数器，模7计数器需7个有效状态（0000~0110），当计数到0111时，产生反馈清零信号，使计数器同步清零；

-逻辑电路图（4分）：将QD、QC、QB接与非门，与非门输出接清零端CR，时钟端CP接输入时钟，置数端LD接高电平，使能端EP、ET接高电平。

（17分）

-逻辑抽象与真值表（5分）：设三个开关为输入变量A、B、C（0=断开，1=闭合），电灯状态为输出Y（0=灭，1=亮），真值表中Y=A⊕B⊕C；

-逻辑函数表达式（2分）：Y=A’B’C+A