CN108630658B 半导体装置及其制造方法 （安靠科技新加坡控股私人有限公司）

CN206992089U,2018.02.09US2016233196A1,2016.08.11半导体装置及其制造方法。一种半导体装分布结构顶侧的至少一部分和所述第一电子组分布结构底侧并且位于所述第一电子组件正下2第一信号分布结构，具有信号分布结构顶侧、信号分布结构底侧于所述信号分布结构底侧处的第二介电层和位于所述第一介电层和所述第二介电层之间无源电子组件，其中所述无源电子组件是电容器电子组件端子通过所述信号分布结构顶侧耦合到所述第一囊封材料，覆盖所述信号分布结构顶侧的至少一部分多个导电柱，通过所述信号分布结构底侧耦合到所述第第二囊封材料，覆盖所述信号分布结构底侧的至少一部分、所底侧和所述半导体晶粒的底侧在所述第二囊封材料的底侧处从所述第电球中的每个导电球透过所述多个孔中相应的孔而电连接到所述多个导电柱中相应的导所述第一囊封材料覆盖且接触所述电容器电子组所述第一信号分布结构包括导电通孔，所述导电通孔垂直穿过所第二介电层，使得所述第一介电层在所述信号分布结构顶侧处暴露所述导电通孔的顶侧，而所述第二介电层在所述信号分布结构底侧处暴露所所述电容器电子组件的电子组件端子通过所述信号分布结构顶侧耦合到所述导电通所述半导体晶粒包括通过所述信号分布结构底侧耦合到所述导电通孔的所述底侧的构将所述多个导电球中的每个导电球电连接到所述多个3信号分布结构顶侧与所述第一信号分布结构底侧之间延伸的多个第一信号分布结构横向结构暴露所述第一信号分布结构顶侧处的每个导电通孔的顶侧和所述第一信号分布结构第一电子组件和第二电子组件，其中所述第一电件的组件端子分别通过所述第一信号分布结构顶侧耦合到各自导电通孔第一囊封材料，覆盖所述第一信号分布结构顶侧的至少半导体晶粒，耦合到所述第一信号分布结构底侧并且位于第二囊封材料，覆盖所述第一信号分布结构底侧的至少一第二信号分布结构，具有第二信号分布结构顶侧、二信号分布结构顶侧和所述第二信号分布结构底侧之间延伸的多个第二信号分布结构横侧和所述半导体晶粒的底侧在所述第二囊封材料的底侧处从所将所述多个导电球中的每个导电球电连接到所述导电柱中相述第二信号分布结构将所述第二多个导电球中的每个导电球电连接到所述导电柱中相应所述多个第一信号分布结构横向侧中的一个第一信号分布结构横向侧与所述第一囊4所述第一信号分布结构和所述第二信号分布结构中的每个信号分布结构包括多个导所述导电通孔穿过所述多个介电层，使得每个导电通孔的顶侧所述半导体晶粒包括耦合到所述第一导电通孔的底侧的导提供第一信号分布结构，所述第一信号分布结构具有信号分布结提供无源电子组件，其中所述无源电子组件是电容器电子组件，所述电提供覆盖所述信号分布结构顶侧的至少一部分和所述电容器电子组件的至少一部分提供耦合到所述信号分布结构底侧并且位于所述电容器电子组件正下方的半导体晶提供通过所述信号分布结构底侧耦合到所述第一导电层并且在所述半导体晶粒周围提供覆盖所述信号分布结构底侧的至少一部分、所述半导体晶粒的至少在所述第二囊封材料的底侧上提供下方介电层，其提供多个导电球，其中所述多个导电球中的每个导电球透过所述多个孔提供耦合到所述第二信号分布结构的底侧并且定位在所述半导体晶粒的正下方的多5太耗时及/或太昂贵，导致具有不可靠连接及/或具有次优尺寸的互连结构的半导体封装一囊封材料，覆盖所述信号分布结构顶侧的至少一部分和所述第一电子组件的至少一部体晶粒的底侧在所述第二囊封材料的底侧处从所半导体晶粒的所述底侧和所述第二囊封材料的所述述多个孔中相应的孔而电连接到所述多个导电柱中相应[0009]在所述态样的半导体装置中，所述第一电子组件的顶侧被所述第一囊封材料覆[0011]所述态样的半导体装置包括耦合到所述第二信号分布结构的底侧并且定位在所中的每个导电球电连接到所述多个导电柱中相应6号分布结构底侧和在所述第二信号分布结构顶侧和所述第二信号分布结构底侧之间延伸组件的底侧在所述第二囊封材料的底侧处从所述[0016]在所述态样的半导体装置中，所述第一电子组件的顶侧被所述第一囊封材料覆[0017]所述态样的半导体装置包括耦合到所述第二信号分布结构底侧并且定位在所述[0018]所述态样的半导体装置包括耦合到所述第二信号分布结构底侧并且在所述第二述第二多个导电球中的每个导电球电连接到所述导电柱中相应所述多个第二信号分布结构横向侧中相应的一个第二信号分布结构横向一部分、所述半导体晶粒的至少一部分以及所述多个导电柱的至少一部分的第二囊封材7多个孔中相应的孔而电连接到所述多个导电柱中相应的导及提供耦合到所述第二信号分布结构的底侧并且定位在所述半导体晶粒的正下方的多个[0024]图1显示了根据本发明公开的各个态样的制造半导体装置的示例性方法的流程[0025]图2A-2I显示了根据本发明公开的各个态样来说明制造半导体装置的示例性方法[0028]图4A-4B显示了根据本发明公开的各个态样来说明制造半导体装置的示例性方法限制性的，因此本发明公开的各个态样的范围不一定受到所提供的实施例的任何具体特征[0033]本文使用的术语仅用于描述特定实施例的目的，并不意图限制本发明的公开内8侧和多个信号分布结构横向侧，其中所述第一信号分布结构包括第一介电层和第一导电9结构将所述多个导电球中的每个导电球电连接到所述多个导电柱中相应的导电柱。另外，布结构底侧和在所述第二信号分布结构顶侧和所述第二信号分布结构底侧之间延伸的多述第二信号分布结构将所述第二多个导电球中的每个导电球电连接到所述多个导电柱中号分布结构的相应侧共平面；及/或第一信号分布结构和第二信号分布结构中的每一个可[0043]图1显示了根据本发明公开的各个态样的制造半导体装置的示例性方法的流程图。图2A-2I显示了根据本发明公开的各个态样来说明制造半导体装置的方法的各个步骤[0045]现在将参考图2A-2I来描述图1所示的示例性方法100的各种方块(或步骤、阶段、有任何数量的半导体装置(或封装)的晶圆或面板。载体61可以例如包括半导体晶圆或面[0047]方块110还可以例如包括在载体上形成黏着层62。黏着层62可以例如包括黏着糊以例如部分地或完全地覆盖载体61的顶侧。方块110可以包括以各种方式中的任何一种形成黏着层62。例如，方块110可以包括通过将预先形成的黏着层62的片或膜施加到载体61件可以在将所述组件施加到载体61之前用黏着层62(或其一[0049]接下来参考图1和图2B的示例性结构200b，示例性方法100可以在方块120处包括将一个或多个第一电子组件23耦合(或附接或形成)到载体61。方块120可以例如包括将第[0050]一个或多个第一电子组件23(或本文所讨论的任何电子组件)可以包括各种类型[0053]接下来参考图1和图2C的示例性结构200c，示例性方法100可以在方块130处包括电子组件23中的一个或多个的任何一侧可以维持未被第一囊封材[0054]方块130可以包括以各种方式中的任一种方式形成第一囊封材料26，不限于本文效物等)及/或有机介电材料(例如聚合物、聚酰亚胺(polyimide，PI)、苯环丁烯(benzocyclobutene，BCB)、聚苯恶唑(polybenzoxazole，PBO)、双马来酰亚胺三氮杂苯26可以起初形成为期望的厚度，但是也可以被薄化(例如，薄化但仍然覆盖第一电子组件[0057]接下来参考图1和图2D的示例性结构200d，示例性方法100可以在方块140处包括是在示例性实施例中可以将第二载体(或工具结构)耦合到第一囊封材料26(例如，在与载[0058]方块140可以包括以各种方式中的任何一种方式去除载体61和黏着层62，不限于坦化等)紧邻黏着层62的导电端子28及/或第一囊封材料26的一[0060]接下来参考图1和图2E的示例性结构200e，示例性方法100可以在方块150处包括在第一囊封材料26上和第一电子组件23(及/或其导电端子28)上形成信号分布结构21。方块150可以包括以各种方式中的任何一种方式形成信号分布结构21，不限于本文所提供的的美国专利申请案第14/823,689号中所显示的大致上类似的方块(及/或所得结构)的任何[0061]方块150可以例如包括形成和图案化一个或多个介电层和一个或多个导电层以形[0062]方块150可以例如包括形成具有任何数量的介电层和导电层的信号分布结构21层等)和凸块下金属化(UBM)结构(或层)21e的信[0064]第一介电层21a可以包括一层或多层各种介电材料中的任何一种，例如无机介电3N42起初形成具有(例如，利用屏蔽及/或印刷制程等)期望的孔的第一介电层21a(例如，沉积[0066]方块150可以包括以各种方式中的任何一种形成第一导电层21b(例如，衬垫或连[0069]方块150可以例如包括在第一介电层21a(或其部分)上及/或第一导电层21b(或其二介电层21c可以例如包括本文关于第一介电层21a讨论的任何特征。第二介电层21c可以例如由与第一介电层21a相同的介电材料或不同的介电层21c的孔露出的第一导电层21b(或其它材料)的部分中及/或部分上等形成第二导电层21d。方块150例如可以包括以本文关于第一导电层21b讨论的任何方式来形成第二导电不同的方式来形成第二导电层21d。第二导电层21d可以例如包括本文关于第一导电层21b[0072]在示例性实施例中，第二导电层21d(或其一部分)可以包括可以附接一个或多个电子组件的互连结构的第一衬垫或连接盘以及在上方形成具导电柱(或杆)的第二衬垫或层)可以穿过信号分布结构21例如在第一电子组件23和第二电子组件22及/或导电柱25(或结构21(或其导电层)可以穿过信号分布结构21例如在第一电子组件23和第二电子组件22及/或柱25(或其他组件)之间提供横向([0074]方块150还可以例如包括在第二导电层21d上及/或第二介电层21c上(例如，在围绕露出第二导电层21d的第二介电层21c中的孔周边的部分第二介电层21c上等)形成凸块在方块160处所形成及/或所附接的互连结构(例如，导电球、导电柱或杆等)的附接(或形成)的一个或多个金属化层。UBM结构21e可以例如在信号分布结构21的顶表面处露出(例[0075]方块150可以包括以各种方式中的任一种方式形成UBM结构21e，不限于本文所提[0076]方块150可以例如包括在UBM晶种层上方形成屏蔽(或模板)以定义UBM结构21e的一个或多个附加UBM层(及/或导电柱25或其他互连结构)将要形成的区域(或体积)。例如，屏蔽可以包括光阻(PR)材料或其它材料，其可以被图案化以覆盖除了将要形成UBM层(及/UBM结构21e(或这种UBM结构21e可以全部相同)。另一示例性实施例可能不包括UBM结构21e。另一个示例性实施例可以包括用于与导电柱25互连但不用于与第二电子组件22互连二电子组件22(将在方块160处安装)及/或导电柱(将在方块160处形成)的任何电信号。例围不应受到任何特定信号分布结构的特性或者形成这种信号分布结构的任何特定方式的[0080]接下来参考图1和图2F的示例性结构200f，示例性方法100可以在方块160处包括[0081]方块160可以例如包括在信号分布结构21上形成一个或多个导电柱25。导电柱25可以例如形成在第二导电层21d的相应部分上及/或至少部分地在第二介电层21c上。导电这种晶种层的蚀刻可能导致在导电柱25下[0086]在形成导电柱25之后，方块160可以例如包括将一个或多个第二电子组件22附接[0087]方块160可以例如包括将第二电子组件22附接到信号分布结构21的顶侧(或部连端子)可以附接到对应的UBM结构21e(如果存在)及/或信号分布结构21的第二导电层21d21可以将导电柱25电连接到第一电子组件23及/或第二电子组件22的衬[0088]第二电子组件22可以以各种方式中的任何一种来定位在信号分布结构21上。例[0089]导电柱25(或杆)和第二电子组件22可以各种方式中的任第二电子组件22、导电柱25及/或第二囊封材料27的顶部可以各种方式中的任何一种来平[0092]接下来参考图1和图2G的示例性结构200g，示例性方法100可以在方块170处包括分地覆盖第二电子组件22(或其多个)的横向侧及/或导电柱25(或其多个)的横向侧。第二囊封材料27可以形成为也覆盖第二电子组件22及/或导电柱25的顶侧。尽管本文图2G和其[0096]方块170可以包括以各种方式中的任一种方式形成第二囊封材料27，不限于本文[0098]第二囊封材料27(或其形成)可以与第一囊封材料26共享[0099]接下来参考图1和图2H的示例性结构200h，示例性方法100可以在方块180处包括[0100]例如，方块180可以包括将第二囊封材料27的顶侧薄化或平坦化(例如机械研磨、件22和导电柱25的至少相应的顶表面(及/或至少横向侧表面的上部)从第二囊封材料27的[0101]在各种示例性实施例中，方块110-180(及/或所得结构)可以享有与在2016年8月的通用同功的方块(及/或所得结构)的任何或所有特征，其中前述美国专利申请案的全部[0102]接下来参考图1和图2I的示例性结构200i，示例性方法100可以在方块190处包括形成第二信号分布结构和互连结构。方块190可以包括以各种方式中的任何一种来执行这介电层63(及其形成)可以例如与本文所讨论的任何介电层(及其形成)共享任何或所有特[0104]示例性介电层63显示出具有露出至少导电柱25的顶端的中心区域的孔。方块190[0105]方块190可以例如包括在导电柱25的顶端(例如，透过穿过介电层63的相应孔)上3795[0108]方块190可以包括以各种方式中的任何一种方式形成(或附接)这种互连结构24，部(或第二信号分布结构的经暴露的导体或衬垫或连接盘或UB[0109]尽管未显示，方块190也可以例如包括在互连结构24之间横向地形成(或附接)附[0110]接下来参考图1和图2I的示例性结构200i，示例性方法100可以在方块195处包括从晶圆或面板或以其他方式连接的多个电子封装将电子封装单一化分割。方块195可以包多个横向侧表面可以在经单一化分割的半导体装置(或封装)的一个或多个横向侧上共平[0112]图3A显示了根据本发明公开的各个态样的示例性半导体装置300的横截面图，以及图3B显示了根据本发明公开的各个态样的示例性半导体装置300的仰视图。图3A和3B所[0113]例如，示例性半导体装置300(或封装)可以与图2I所示的所得半导体装置2