CN110364489B 半导体器件和用于形成半导体器件的方法 （英飞凌科技股份有限公司）

US2016276448A1,2016.09.22US2015364587A1,2015.12.17和无机钝化结构之间的有机钝化层垂直地位于比位于无机钝化结构顶部上的有机钝化层的一2有机钝化层(140)，其中该有机钝化层(140)的第一部分横向地位于接触金属化层(120)和无机钝化结构(130)之间，并且该有机钝化层(140)的第二部分位于无机(130)的顶部上，并且其中该有机钝化层的第一部分垂直地位于比该有机其中无机钝化结构(130)包括一个连续层，该一个连续层接触半其中该接触金属化层包括从该接触金属化层的上表面朝向半导体衬底延伸的第一边其中该无机钝化结构包括从该无机钝化结构的上表面朝向半导体衬底延伸的第二边其中第一边缘侧和第二边缘侧在该无机钝化结构和该接触金属化层之间限定横向间其中第二边缘侧是该无机钝化材料的最接近该接2.根据权利要求1所述的半导体器件，其中所述无机钝化结构(130)的厚度为至少3.根据前述权利要求1-2中的一项所述的半导体器4.根据前述权利要求1-2中的一项所述的半导体器件，其中所述5.根据前述权利要求1-2中的一项所述的半导体器件所述接触金属化层(120)之间的横向距离(d1)大于所述接触金属6.根据前述权利要求1-2中的一项所述的半导体器件，其中所述接触金属化层(120)之间的横向距离(d1)小于所述无机钝化7.根据前述权利要求1-2中的一项所述的半导体器件半导体衬底(110)的边缘(202)之间的8.根据前述权利要求1-2中的一项所述的半导体器件厚度和/或材料被配置为使得在半导体衬底(110)处形成的电气结构的阻塞状态下所述无机钝化结构(130)的表面处的电场至少为500k9.根据前述权利要求1-2中的一项所述的半导体器件，其10.根据前述权利要求1-2中的一项所述的半导体器件，其中所述有机钝化结构(140)的厚度和/或材料被配置为使得在半导体衬底(110)处形成的电气结构的阻塞状态下所述3的第二部分被布置在无机钝化结构(130)和半导体衬底(110)之间，其中该垒层(250)至少从该垒层(250)的第一部分延伸到该垒层(250)的第二部12.根据权利要求11所述的半导体器件，其中所述垒层(250)包括第一子层(651)和第置在中间氧化物层(731)和接触金属化层(120)之间，并且所述垒层(250)的第二部分垂直地布置在无机钝化结构(130)和中间氧化物层(7附层(260)的第一部分被布置在接触金属化层(120)和有机钝化层(140)之间，其中该粘附层(260)的第二部分被布置在无机钝化结构(130)和有机钝化层(140)之间，其中该粘附层(260)至少从该粘附层(260)的第一部分延伸到该粘附层(26015.根据权利要求14所述的半导体器件，其中所述粘附层(260)包括至多100nm和至少16.根据前述权利要求1-2中的一项所述的半导体器件，还包括与所述有机钝化层17.根据前述权利要求1-2中的一项所述的半导体器件，其中半导体衬底(110)包括电缘终止区(215)至少部分地在无机钝化结构(130)下方从接触区朝向半导体衬底(110)的边18.根据权利要求17所述的半导体器件，其中所述无机钝化结构(130)与半导体衬底(110)的边缘(202)之间的横向距离(d2)小于所述边缘终止区(215)与半导体衬底(110)的20.根据前述权利要求1-2中的一项所述的半导体器件，其中半导体衬底(110)是宽带21.根据前述权利要求1-2中的一项所述的半导体器件，还包括形成在半导体衬底22.根据前述权利要求1-2中的一项所述的半导体器件，其中所述有机钝化层(140)连续地覆盖所述无机钝化层(130)以及所述接触金属化层(120)的至中该中间氧化物层(731)的第一部分垂直地布置在所述接触金属化层(120)和半导体衬底(110)之间，其中该中间氧化物层(731)的第二部分垂直地布置在所述无机钝化结构(130)24.根据权利要求23所述的半导体器件，其中所述无机钝化结构(130)包括氮化物层(232)，并且其中所述有机钝化层(140)的第一部分垂直地位于比所述有机钝化层(140)的425.根据权利要求23所述的半导体器件，其中所述无机钝化结构(130)包括氧化硅层其中该第一子层(651)的至少一部分接触该半导体器件的半导体衬底并且位于接触金至少一部分与该第一子层(651)接触并与接触其中该半导体器件还包括直接设置在该垒层的所述一部分直接接触该垒层的所述一部分的粘附层和直接接触该粘附层的有形成包括第一子层(651)和第二子层(652)的垒层(250)，其中该第一子层(651)是钛其中该第一子层(651)的至少一部分接触该半导体器件的半导体衬底并且位于接触金至少一部分与该第一子层(651)接触并与接触其中该半导体器件还包括直接设置在该垒层的所述一部分直接接触该垒层的所述一部分的粘附层和直接接触该粘附层的有28.根据权利要求27所述的方法，其中在所述5[0004]存在提供用于允许改进半导体器件的鲁棒性和/或可靠性的半导体器件的钝化的构之间的有机钝化层的一部分垂直地位于比位于无机钝化结构顶部上的有机钝化层的一地位于接触金属化层和无机钝化结构之间的有机钝化层的一部分垂直地位于比位于无机钝化结构顶部上的有机钝化层的一部分更靠近半导体衬底[0014]图6A-F示出了包括TiAl3缓冲子层的碳化硅二极管器件的一部分的示意性横截6及[0023]图1示出了根据实施例的半导体器件100的横截面的框图。半导体器件100包括布[0024]布局可以被选择成使得可以在接触金属化层120和无机钝化结构130之间实现足机钝化结构130之间的间隙内的有机钝化层140的部分比形成在无机钝化结构130的顶部上层130被引导到接触金属化层120上方或者与接触金属化层120接触，则将更可能出现例如7[0025]接触金属化层120和无机钝化结构130可以彼此间隔开，以使得接触金属化层120和无机钝化结构130之间的横向间隙至少部分地被有机钝化层140填充。接触金属化层120是最小的横向尺寸或在边缘的中心处与半导体衬底110的边缘正交的方向上测量的横向尺[0026]横向地位于接触金属化层120和无机钝化结构130之间的有机钝化层140的第一部分可以与半导体衬底110接触，或者一个或多个层可以垂直地位于第一部分和半导体衬底[0027]可以在接触金属化层120之后形成有机钝化层140，以使得有机钝化层140的第三钝化结构130的表面（例如无机钝化结构和有机钝化层之间的界面）处的电场可以大于[0030]可以选择有机钝化层140的厚度，以使得可以补偿或吸收热应力而不会导致裂缝材料可以被配置为使得在半导体衬底110处形成的电气结构的阻塞状态下有机钝化层1408半导体衬底110中。垒层可以包括垂直布置在接触金属化层120和半导体衬底110之间的第[0035]一些示例涉及如在图7a-8中所示的晶体管结构（例如绝缘栅场效应晶体管间氧化物层可以包括作为栅极氧化物层的一部分的第一子层和作为形成在栅极氧化物层上的层间介电层的第二子层。[0038]备选地，垒层的第一部分可以垂直地布置在中间氧化物并且垒层的第二部分可以垂直地布置在无机钝化结构和中间氧化物层之间。在该示例中，9化结构130和/或接触金属化层120的顶部上的粘附。粘附层可以包括布置在接触金属化层有机钝化层140接触。粘附层可以包括布置在无机钝化结构130和有机钝化层140之间的第层140在接触金属化层120和无机钝化层130之间的间隙中的粘附。粘附层可以包括大于构焊接到接触金属化层120之后以将半导体衬底连接到半导体器件100的引线框或封装载结构（例如垂直二极管结构）或晶体管结构（例如垂直晶体管结构比如例如MOSFET或边缘终止区可以从接触区朝向半导体衬底110的边缘至少部分地在无机钝化结构130下方电气结构的掺杂区（例如二极管结构的正极或阴极区或者晶体管结构的源极区或主体区）的高掺杂部分以实现至连接到接触金属化层120的布线结构或接触金属化层120的欧姆接向距离比边缘终止掺杂区与半导体衬底110的边缘之间的横向距离小（例如比边缘终止掺位的部分处被覆盖。以这种方式，可以通过无机钝化结构130覆盖来防止边缘终止区的腐100的正常操作期间将最大阻塞电压施加到半导体器件100，则轻度p掺杂的边缘终止区是[0046]半导体器件100的边缘终止区和/或晶体管结构的掺杂主体区和/或掺杂源极区以及/或者二极管结构的掺杂正极区和/或掺杂阴极区可以位于半导体衬底100的前侧或前侧表面。晶体管结构的掺杂漏极区或掺杂发射极或集电极区可以位于半导体衬底100的背侧[0047]半导体衬底110的前侧或前侧表面可以是半导体衬底110的朝向半导体表面顶部区内施加在半导体衬底的前侧表面和半导体衬底的背侧表面之间的最[0053]半导体器件100可以是功率半导体器件。半导体器件还可以包括形成在半导体衬或1000V的击穿电压）或多于1000V的击穿电压或阻塞电压（例如1200V、1500V、1700V、[0054]有机钝化层140可以连续地覆盖无机钝化层130以及接触金属化层120的至少部[0056]图2示出了根据实施例的半导体器件200的示意性横截面。半导体器件200的实现如Ti层）和氮化硅粘附层260垂直地位于有机钝化层140和半导体衬底之间。无机钝化结构130包括两层：氧化硅层231和氮化硅层232。尽管在图2的图像中用USG层来表示氧化硅层机钝化层140从半导体器件200的边缘202和无机钝化结构130的边缘之间的点横向延伸到[0057]垒层250具有位于半导体衬底和接触金属化层120之间的第一部分。垒层250具有位于半导体衬底和氧化硅层231之间的第二部分。垒层250从第一部分连续延伸到第二部[0058]粘附层260具有位于有机钝化层140和接触金属化层120之间的第一部分。粘附层伸到第二部分。粘附层260具有在接触金属化层120和无机钝化结构130之间的间隙中位于半导体器件200的正常操作期间将最大阻塞电压施加到半导体器件200，则正极区214是不止区215。无机钝化结构130到边缘202的横向距离d2小于边缘终止区215到半导体器件200使得如果在半导体器件200的正常操作期间将最大阻塞电压施加到半导体器件200则轻p掺杂边缘终止区215是可耗尽的。轻p掺杂边缘终止区215通过高p掺杂正极区214连接到接触[0061]结合所提出的概念或者上面描述的一个或多个示例提及半导体器件200的更多细[0062]图3示出了根据实施例的用于形成半导体器件的方法300的流程图。方法300包括330有机钝化层。横向地位于接触金属化层和无机钝化结构之间的有机钝化层的第一部分垂直地位于比位于无机钝化结构顶部上的有机钝化层的第二部分更靠近半导体衬底的位[0063]可以选择布局以使得可以实现接触金属化层和无机钝化结构之间的足够大的距[0064]结合所提出的概念或者上面描述的一个或多个示例提及方法300的更多细节和方[0065]图4和图5示出了在制造的不同阶段的SiC二极管的示意性横截面。图4和图5中所[0066]图4示出了在要形成的半导体器件的半导体衬底中形成二极管结构的掺杂区（例层堆叠可以包括其氧化硅厚度被测量的氧化硅/氮化硅堆叠以使得氧化硅/氮化硅界面处的电荷可能不会影响组件的阻塞行为（例如边缘终端中的电荷比和场分布）。还可以想到可以沉积薄的粘附层（例如薄的氮化硅层并且在后续工艺中可以沉积光敏有机钝化，该光敏有机钝化被构造并随后使用光刻步骤来固化。该有机钝化层现在用作用于构造粘附层度的量大大降低的方式来确定有机钝化的尺寸，以便防止模塑化合物和/或闪络在界面处[0075]结合所提出的概念或者上面或下面描述的一个或多个示例提及图4和图5中示出的方法的更多细节和方面。该方法可以包括与所提出的概念的一个或多个方面或者上面征。[0078]在一些示例中，可以引入用于在边缘中具有高电场强度的半导体元件的边缘终[0081]通过在肖特基金属化和焊盘金属化之间产生介电钝化可以避免高拓扑结构。图6A-6F中示出了肖特基SiC二极管的示例。这可能不是通过简单地在之间放置钝化来实现[0086]一些示例涉及用来在潮湿鲁棒且热鲁棒的SiC器件的制造期间保护用于后续干化学蚀刻工艺的SiC二极管的Ti肖特基层的TiAl[0087]图6A-6F示出了包括TiAl3垒子层的SiC二极管的一部分的示意性横截面。例如，SiC二极管的实现例如可以类似于关于图1和/[0088]图6A示出了在沉积钛和铝金属化之后的SiC二极管的一部分的示意性横截面。例Ti和90nmAl层，这可能导致大约120nm的TiAl3层充当缓冲层以吸收来自干蚀刻工艺的结[0091]图6D示出了在形成无机钝化结构的氮化硅-氧化硅钝化的沉积和构造之后的SiC[0092]可以在不使第一子层651的肖特基界面劣化的情况下在第一子层651上沉积并图[0093]图6E示出了在AlCu焊盘金属化（例如接触金属化层120）的沉积和图案化之后的化学蚀刻来对接触金属化层120图案化，该湿化学蚀刻可以去除AlCu层但是不去除TiAl3[0095]结合所提出的概念或者上面或下面描述的一个或多个示例提及更多细节和方触金属化层而在具有高拓扑结构的表面上沉积无机钝粘附的问题，或者在热机械应力的情况下，导致钝化中的裂缝。在一些方法中，与SiC[0104]可以通过在AlCu/Ti-TiN工艺块之后制造钝化来解决SiCMOSFET的透湿性边缘钝MOSFET可以安装在软模具模块中，所以厚度可以相应地减小并且至少300nm（或400nm或有机钝化的界面处的电场强度的量可以>500kV/cm。有机钝化的尺寸可以被确定成使得在和/或其内的翻转的劣化。有机钝化的厚度进而可以被选择成使得由热膨胀引起的力不会[0110]一些示例涉及用于SiC-MOSFET的用于潮湿鲁棒且热稳定的结终止p中p边缘的制[0111]图7A-C示出了包括中间氧化物层和p中p边缘终止结构的SiCMOSFET的一部分的[0116]图7B示出了在无机钝化氮化物层的沉积和图案化之后（例如在厚度为400nm的氮之后的SiCMOSFET的示意性横截面（例如在40nm的厚度的粘附层260HSP沉积和酰亚胺工232之间的间隙中（例如类似于图1和2中所示的那些）。从氮化硅层232的横向边缘到SiCMOSFET的边缘的距离d4可以大于从中间氧化物层731的横向边缘到SiCMOSFET的边缘的距[0119]结合所提出的概念或上面或下面描述的一个或多个示例提及更多细节和方面。[0120]图8A-C示出了包括中间氧化物层和p中p边缘终止结构的SiCMOSFET的一部分的TiN层250可以用作用于后续氮化硅/氧化硅[0124]图8C示出了在完成有机硅钝化和氮化硅粘附层260的打开之后的SiCMOSFET的示附层260和欧姆接触层770。从中间氧化物层731的侧边缘到SiCMOSFET的边缘的距离d5可边缘的距离d4。可以增加氧化硅-氮化硅界面离器件的边缘终止的距离，并且因此可以进一步减小边界层[0128]结合所提出的概念或上面或下面描述的一个或多个示例提及更多细节和方面。[0130]图9中所示的示例与图8A-8C的示例在垒层250的结构上不同。SiCMOSFET的垒层p中p边缘终止的p-环结构上朝向器件的边缘区延伸，而图8图中所示的SiCMOSFET的垒层[0131]在形成包括用于实现晶体管单元和边缘终止的掺杂区和中间氧化物层731的SiC[0133]结合所提出的概念或上面或下面描述的一个或多个示例提及更多细节和方面。的钝化结构既可以满足具有硬模具的封装类型的机械要求又可以满足现代半导体器件以[0137]与附图和先前详述的示例中的一个或多个一起提及和描述的方面和特征也可以质中表示并且因此由计算机或处理器来执行，无论是否明确地示出此类计算机或处理