CN110729235B 阵列基板的制作方法、阵列基板及显示面板 （成都京东方显示科技有限公司）

US2018076239A1,2018.US2018197973A1,2018.0CN210272307U,2020.04.07于所述衬底基板上的金属氧化物薄膜晶体管和时采用多晶硅薄膜晶体管和金属氧化物薄膜晶2在衬底基板上沉积第一金属层，通过第一次光刻，使所述第沉积缓冲层和金属氧化物半导体层，通过第二次依次沉积绝缘层和第二金属层，通过第四次光刻，使所沉积第一金属氧化物保护层，通过第五次光刻，在所述沉积第三金属层，通过第六次光刻，使所述第三金属层形沉积第二金属氧化物保护层，通过第七次光刻，在所述第依次沉积第一缓冲层和第二缓冲层，所述第一缓冲层为氮化4.根据权利要求3所述的制作方法，其特征在于，所述第一缓冲层的炉在600℃以上的温度退火。金属氧化物保护层和源漏金属隔离层，第一源极和第一漏极设置在所述源漏金属隔离层3所述第二薄膜晶体管包括依次设置的第二半导体层、所述绝缘所述第一半导体层为金属氧化物半导体层，所述第二半导体层和所述所述第一半导体层设置在第二缓冲层上，所述第二半导体层设置在第4率的要求越来越高，因而基于LTPS(LowTemperaturePoly-silicon，低温多晶硅)TFT5[0017]如上所述的制作方法，所述第一缓冲[0019]如上所述的制作方法，所述第二源极和所述第二漏极在[0022]如上所述的制作方法，所述高温退火工艺包括使用快速退火炉在600℃以上的温[0023]本发明另一方面提供一种阵列基板，所述阵列基板根据如上所述的制作方法制67提供的阵列基板为双薄膜晶体管结构，包括衬底基板13,以及位于衬底基板13上的第一薄铟锌氧化物Ln-IZO、铟锡锌氧化物ITZO、ITGZO、氢化铟锌氧化物HIZO、铟锌氧化物IZO28[0069]绝缘层18可以采用氧化硅，通过等离子体增强化学气相沉积(PECVD)的方法沉积9金属隔离层171和第二半导体层172是在同一次光[0078]第一金属氧化物保护层20可以选用氧化物或者氧氮化物，通过PECVD方法沉积形[0080]本发明实施例提供的阵列基板还包括设置于衬底基板13和第一缓冲层151之间的[0081]第二源极213和第二漏极214在衬底基板13上的投影，位于遮光层142在衬底基板13上的投影范围内，这样设置可防止光照射到第二源极213和第二漏极214之间的沟道区氧化物保护层22上且通过接触过孔25与第一漏极21以降低显示面板的功耗；同时采用氧化硅作为第二缓冲层与金属氧化物半导体层直接接第一区域11的第一栅极141和位于第二区域12[0088]图3为本发明实施例提供的阵列基板完成步骤S101后的结构示意图，参照图3所示，在衬底基板13上采用溅射或热蒸发的方法依次沉积厚度约为1500-15000的第一金属[0090]图4为本发明实施例提供的阵列基板完成步骤S102后的结[0091]然后再通过溅射或热蒸发的方法沉积厚度约为100-2000h的金属氧化物半导体氧化物半导体层形成位于第一区域11的第一半导体[0094]图5为本发明实施例提供的阵列基板完成步骤S103后的结在完成步骤S102的衬底基板13上通过物薄膜晶体管性能恶化，但是在后续形成多晶硅的高温退火工艺中，退火的温度高于450一半导体层16接触，源漏金属隔离层171可以改善金属氧化半导体层与源漏极的接触界面减少源漏极与金属氧化物半导体层的接触电阻，提升金属氧化物薄膜晶体管的开态电流，[0098]图6为本发明实施例提供的阵列基板完成步骤S104后的结[0100]图7为本发明实施例提供的阵列基板完成步骤S105后的结在完成步骤S104的衬底基板13上通过PECVD方法沉积厚度为2000-10000⃞的第一金一漏极211和第一源极212以及位于第二区域12的第二源极213和第二漏极214，第一漏极211和第一源极212分别通过过孔241与第一半导体层16连通，第二源极213和第二漏极214[0102]图8为本发明实施例提供的阵列基板完成步骤S106后的结极211和第一源极212以及位于第二区域12的第二源极213和第二漏极214，第一漏极211和[0107]图9为本发明实施例提供的阵列基板完成步骤S106后的结在完成步骤S106的衬底基板13上通过PECVD方法沉积厚度为2000-10000⃞的第二金第二金属氧化物保护层22上形成位于接触过孔像素电极23并使像素电极23通过接触过孔25与第一漏极211连通。完成步骤S108后的阵列